图像处理ASIC设计方法 笔记4 异步FIFO

P66 异步FIFO

这段对FIFO的描述很精彩：

理解了水位信号的含义（相当于通常所说的满/空标志，注意读时钟域的空信号，写时钟域的满信号，只能在它各自的时钟域直接使用，如果要在另一时钟域用，需要使用同步器）

FIFO可以理解为一个传输数据的管道，写入一方顺序将数据压入管道的一端，读出一方从管道的另一端按照写入的顺序依次取出数据（所以叫先进先出）。

由于进行顺序读写，FIFO不需要地址线，所以减少端口引线的数量。

FIFO内部存储数据的核心模块是双端口存储器。两个端口各自访问存储器的地址，分别作为写指针和读指针。对FIFO的读／写操作在读／写时钟和读／写信号的控制下进行。

在读／写信号有效期间的每个时钟周期执行一次对存储器的读／写操作，同时将读／写地址加1，如果读／写地址已经指向存储器的最高地址空间，则再将其赋值为存储器的最低地址，如此循环往复。

在读／写操作的过程中，不断对读地址和写地址进行比较，以其差值作为FIFO中数据量的指示，我们称之为水位信号。若读指针增加，追上写指针，则表明FIFO中已经没有数据可以读取，给出空信号；若写指针增加，追上读指针，则表明FIFO中已经没有空余的存储单元供写入数据，给出满信号。

写入方比较关心是否还有空间可以写入，因此，满信号应生成在写入端。读出方比较关心是否还有数据可以读出，因此，空信号应生成在读出端。

为了实现上述功能，FIFO内部应包括读／写指针加1逻辑、读／写指针比较和水位信号生成逻辑。上述逻辑分属于读时钟域和写时钟域。

为了实现读／写指针比较，必须将写指针传递到读时钟域，以及将读指针传递到写时钟域，这样才能分别在写入端生成满信号，读出端生成空信号。跨时钟域传递指针必须通过级联的触发器构成的同步器实现。

格雷码：编码递增时，每次只有1bit发生变化。
由于FIFO中的读／写指针均为加1递增，采用格雷码进行跨时钟域传递时，仅发生翻转的1 bit可能导致亚稳态。

发生亚稳态的结果有两种情况：同步器锁存状态与翻转后状态相同、同步器锁存状态与翻转后状态相反。如果与翻转后状态相同，则说明同步器锁存正确；
如果与翻转后状态相反，则等于翻转前状态，即锁存值为前一个地址，这相当于指针传递滞后一个时钟周期，不会发生指针的跳变式逻辑错误。（所以无论哪种情况，都是加一级同步器，同步器的输出是正确的结果）

通过同步器＋格雷码编码方式，可以保证FIFO能够安全实现异步时钟域之间批量数据传输。