devbox
2023面试高手
这个屌丝很懒，什么也没留下！
关注作者
热门标签
热门文章
当前位置:   article > 正文

FPGA串口发送学习_如何通过串口发送命令fpga

作者：2023面试高手 | 2024-05-01 02:50:32

赞

踩

如何通过串口发送命令fpga

波特率技术举例：

 

1.串口发送原理：

 设计框图

时序图：bps_clk为波特率时钟

串口发送模块代码：

  1. //时钟频率是50Mhz，也就是周期是20ns
  2. module uart_byte_tx(
  3.     input [7:0] Data, //将要发送的数据
  4.     input En, //发送数据的使能信号
  5.     input clk, //系统时钟
  6.     input rst,  //复位信号
  7.     input [2:0] Baud_set, //8种波特率模式 
  8.     output reg uart_tx, //发送后接受到的串行数据 起始位+数据+停止位
  9.     output reg Tx_Done  //数据发送完成的标志 
  10.     );
  11. reg [17:0] cnt; // 用来分频得到波特率时钟
  12. reg [17:0] Baud; //Baud由Bund_set决定，用来控制波特率  
  13. reg [3:0] counter_1; //对发送的第几位数据进行计数
  14. wire [9:0] data_last;//加上起始位和停止位的数据
  15. assign data_last = {1'd1,Data,1'd0};
  16.  
  17. //Baud
  18. always@(Baud_set)
  19. case(Baud_set)
  20.     3'd0:Baud=18'd166666;//波特率为300
  21.     3'd1:Baud=18'd41666;//波特率为1200
  22.     3'd2:Baud=18'd20833;//波特率为2400
  23.     3'd3:Baud=18'd5208;//波特率为9600
  24.     3'd4:Baud=18'd2604;//波特率为19200
  25.     3'd5:Baud=18'd1302;//波特率为38400
  26.     3'd6:Baud=18'd868;//波特率为57600
  27.     3'd7:Baud=18'd434;//波特率为115200
  28. endcase 
  29. //波特率分频
  30. always@(posedge clk or negedge rst)  
  31.     if(!rst) cnt <=0; 
  32.     else if(En==1)
  33.     begin
  34.      if (cnt==Baud-1) cnt<=0;
  35.      else cnt<=cnt +1;
  36.     end
  37.     else cnt <=0;   
  38. //always@(posedge clk or negedge rst)  
  39. //    if(!rst) Baud_clk <=0; 
  40. //    else if (cnt==Baud/2-1) Baud_clk<=!Baud_clk;
  41. //    else if (cnt==Baud-1) Baud_clk<=!Baud_clk;
  42. //    else Baud_clk<=Baud_clk ;    
  43.  
  44. //对发送的数据进行计数
  45. always@(posedge clk or negedge rst)  
  46.     if(!rst) counter_1<=0;
  47.     else if(En==1)
  48.     begin
  49.      if(cnt==Baud-1&&cnt==Baud-1)
  50.         begin
  51.             if(counter_1==9) counter_1<=0;
  52.             else  counter_1<=counter_1+1;
  53.          end
  54.      else counter_1<=counter_1;
  55.      end
  56.      else counter_1<=0; 
  57. //控制Tx_Done        
  58. always@(posedge clk or negedge rst)  
  59.      if(!rst) Tx_Done<=0;
  60.      else if(counter_1==9&&cnt==Baud-1)  Tx_Done<=1;
  61.      else Tx_Done<=0;
  62. //发送数据
  63. always@(posedge clk or negedge rst) 
  64.     if(!rst) begin uart_tx<=1;end
  65.     else if(En==1&&Tx_Done==0) 
  66.         begin
  67.             if(counter_1==9) uart_tx<=1;
  68.             else 
  69.              uart_tx<=data_last[counter_1];
  70.         end
  71.     else
  72.          uart_tx<=1;  
  73. endmodule

2.完成5个字节的数据发送

因为串口通信协议只能完成8位比特的发送（8bit=1byte），因此发送5个字节的数据需要将5个字节的数据拆分成一个字节一个字节来依次发送。即最先发送[7:0]位，然后发送[15:8]位，直至发送至[39:32]位。

多个 字节发送的模块图：

       

采用状态机的思想来设计多个字节的发送：

     状态0:此时没有接收到发送数据请求信号，该模块处于空闲状态

     状态1：该模块接收到发送数据请求信号（Trans_Go）,开始发送数据的第一个字节，第一个字节发送完成后，转移到状态2

     状态2：发送数据[15:8]

     状态3：发送数据[23:16]

    状态4：发送数据[31:24]

    状态5：发送数据[39:32]，发送完数据的最后一个字节后，回到零状态，等待数据请求信号（Trans_Go）的来临。

源文件

  1. //采用状态机的思想发送5个字节的数据
  2. //
  3.  
  4. module top_2(
  5.     input clk,
  6.     input Trans_Go,  //请求发送
  7.     input [39:0] Send_Data,
  8.     input rst,
  9.     output reg Done,  //5个字节发送完成
  10.     output uart_tx
  11.     );
  12.  
  13. reg [7:0] Data;
  14. reg En;
  15. wire Tx_Done;
  16. reg [2:0] state;
  17.  
  18.  //例化串口模块
  19.   uart_byte_tx  uart_nux_byte_Inst (
  20.             .Data(Data),
  21.             .En(En),
  22.             .clk(clk),
  23.             .rst(rst),
  24.             .Baud_set(3'd7),
  25.             .uart_tx(uart_tx),
  26.             .Tx_Done(Tx_Done)
  27.             );  
  28. //开始状态转移
  29.             
  30. always@(posedge clk or negedge rst)
  31.     if(!rst) 
  32.         begin 
  33.             Done<=0;
  34.             state<=0;
  35.             Data<=0;
  36.             En<=0;
  37.         end
  38.     else if(state==0)
  39.         begin
  40.           if(Trans_Go) begin 
  41.                         if(Tx_Done) state<=3'd1;
  42.                         else begin En<=1;Data<=Send_Data[7:0]; end
  43.                         end
  44.           else begin state<=state;Data<=0;En<=0; Done<=0;end
  45.         end
  46.     else if(state==3'd1)
  47.         begin
  48.             if(Tx_Done) state<=3'd2;
  49.             else begin
  50.                 En<=1;
  51.                 Data<=Send_Data[15:8];
  52.                 end         
  53.         end
  54.      else if(state==3'd2)
  55.         begin
  56.             if(Tx_Done) state<=3'd3;
  57.             else begin
  58.                 En<=1;
  59.                 Data<=Send_Data[23:16];
  60.                 end
  61.        end      
  62.       else if(state==3'd3)
  63.         begin
  64.             if(Tx_Done) state<=3'd4;
  65.             else begin
  66.                 En<=1;
  67.                 Data<=Send_Data[31:24];
  68.                 end         
  69.         end
  70.         else if(state==3'd4)
  71.         begin
  72.             if(Tx_Done) begin state<=3'd0;Done<=1;En=0;end
  73.             else begin
  74.                 En<=1;
  75.                 Data<=Send_Data[39:32];
  76.                 end         
  77.         end
  78. endmodule

   激励文件

  1. module top_2_test();
  2.    reg clk;
  3.    reg Trans_Go;  //请求发送
  4.    reg rst;
  5.    reg [39:0] Send_Data;
  6.    wire Done;  //5个字节发送完成
  7.    wire uart_tx;
  8. top_2 top_2_test(
  9.     .clk(clk),
  10.     .Trans_Go(Trans_Go),
  11.     .Send_Data(Send_Data),
  12.     .rst(rst),
  13.     . Done(Done),
  14.     .uart_tx(uart_tx)
  15. );
  16.  
  17. initial
  18.     begin 
  19.     Send_Data = 40'h0;
  20.     Trans_Go=0;
  21.       clk=1;
  22.       rst=0; 
  23.       #10000 rst=1;
  24.       Send_Data = 40'h1234567899;
  25.       #5000 Trans_Go=1;
  26.       @(posedge Done)
  27.      Trans_Go=0;
  28.       #10000
  29.       Send_Data= 40'h1187654321;
  30.       Trans_Go=1;   
  31.       @(posedge Done)
  32.        Trans_Go=0;
  33. end   
  34. always #10 clk=~clk;
  35. endmodule

代码优化：采用2个或者3个状态机发送数据，并且容易修改成发送任意字节的数据。

 状态1：空闲状态，没有发送数据，当数据请求信号Trans_Go来临时，转为状态1 

 状态2：正在发送数据

源文件

  1. //采用2个或者3个状态机实现任意字节数据的发送
  2. //
  3. module top_3(
  4.     clk,
  5.     Trans_Go,  //请求发送
  6.     Send_Data, //最多能发送20个字节的数据
  7.     rst,
  8.     Done,  //5个字节发送完成
  9.     uart_tx
  10.     );
  11.     
  12. parameter Num_Byte  = 7; //发送数据的字节数 
  13. parameter Num_bit = Num_Byte*8;  //发送数据的位数
  14. input [Num_bit-1:0] Send_Data;
  15. input clk;
  16. input Trans_Go; //请求发送
  17. input rst;
  18. output reg Done;  //数据发送完成
  19. output uart_tx;
  20.  
  21. reg [0:1] state; //状态
  22. reg [Num_bit-1:0] Data_1; 
  23. reg [2:0] counter_byte; //对发送的字节数进行计数
  24.  
  25. reg [7:0] Data;
  26. reg En;
  27. wire Tx_Done;
  28.  
  29. uart_byte_tx  uart_nux_byte_Inst (
  30.             .Data(Data),
  31.             .En(En),
  32.             .clk(clk),
  33.             .rst(rst),
  34.             .Baud_set(3'd7),
  35.             .uart_tx(uart_tx),
  36.             .Tx_Done(Tx_Done)
  37.             );  
  39. always@(posedge clk or negedge rst)
  40.     if(!rst) begin state<=0;Done<=0;Data<=0;En<=0;Data_1<=0;counter_byte <= 0;end
  41.     else if(state==0)
  42.      begin
  43.         if(Trans_Go==1&&Done==0) begin state<=1;Data_1<=Send_Data;end
  44.         else begin
  45.             Data_1<=0;
  46.             state<=0;
  47.             Done<=0;
  48.             Data<=0;
  49.             En<=0;
  50.             counter_byte <= 0;
  51.             end       
  52.      end
  53.      else if(state==1)
  54.        begin
  55.         if(Tx_Done)
  56.             begin
  57.                      if(counter_byte==Num_Byte-1) begin state<=0; Done<=1;En<=0;counter_byte<=0;end
  58.                      else 
  59.                         begin
  60.                             counter_byte <= counter_byte+1;
  61.                             Data_1 <={Data_1[7:0],Data_1[Num_bit-1:8]};
  62.                             Data <=Data_1[7:0];
  63.                             Done<=0;
  64.                          end
  65.             end    
  66.          else if(!Tx_Done)
  67.           begin
  68.             Data <=Data_1[7:0];
  69.             En<=1;
  70.             Done<=0;
  71.             end      
  72.        end  
  73. endmodule

激励文件

  1. module top_3_test();
  2. parameter Num_Byte  = 7;
  3. parameter Num_bit = Num_Byte*8;
  4.    reg clk;
  5.    reg Trans_Go;  //请求发送
  6.    reg rst;
  7.    reg [Num_bit-1:0] Send_Data;
  8.    wire Done;  //5个字节发送完成
  9.    wire uart_tx;
  10. top_3 top_3_test(
  11.     .clk(clk),
  12.     .Trans_Go(Trans_Go),
  13.     .Send_Data(Send_Data),
  14.     .rst(rst),
  15.     . Done(Done),
  16.     .uart_tx(uart_tx)
  17. );
  18.  
  19. initial
  20.     begin 
  21.     Send_Data = 56'h0;
  22.     Trans_Go=0;
  23.       clk=1;
  24.       rst=0; 
  25.       #10000 rst=1;
  26.       Send_Data = 56'h12345678991234;
  27.       #5000 Trans_Go=1;
  28.       @(posedge Done)
  29.      Trans_Go=0;
  30.       #10000
  31.       Send_Data= 56'h11876543214321;
  32.       Trans_Go=1;   
  33.       @(posedge Done)
  34.        Trans_Go=0;
  35. end   
  36. always #10 clk=~clk;
  37. endmodule

板级测试文件，实现1分钟发送一个数据

  1. //多个字节发送板级测试文件
  2. //
  3.  
  4. module top4(
  5.     input clk,
  6.     input rst,
  7.     output uart_tx
  8.     );
  9.     
  10. //例化
  11. wire Done;
  12. reg Trans_Go;
  13. parameter Num_Byte = 7;
  14. parameter Num_bit =Num_Byte*8;
  15. reg [Num_bit-1:0] Send_Data;
  16. reg [Num_bit-1:0] Data_chuzhi=56'h1234567891234;
  18. top_3 top_3_Inst(
  19.     .clk(clk),
  20.     .rst(rst),
  21.     .Send_Data(Send_Data),
  22.     .Trans_Go(Trans_Go),
  23.     .Done(Done),
  24.     .uart_tx(uart_tx)
  25.     );
  26. //10ms计数
  27. parameter MCNT = 33'd3000000000;// 2s计数值   
  28. reg [32:0] counter_10ms;
  29. always@(posedge clk or negedge rst)  
  30.     if(!rst) counter_10ms<=0;
  31.     else if(counter_10ms==MCNT-1)  counter_10ms<=0;
  32.     else counter_10ms<=counter_10ms+1;
  33.     
  34. //每隔10ms发送一个数据
  35. always@(posedge clk or negedge rst)  
  36.     if(!rst)  Trans_Go<=0;
  37.     else if(counter_10ms==1) Trans_Go<=1;
  38.     else if(Done) Trans_Go<=0;
  39.     else Trans_Go<=Trans_Go; 
  40.  
  41. //对发送的数据加1 
  42.  always@(posedge clk or negedge rst) 
  43.     if(!rst) Send_Data<=Data_chuzhi; 
  44.     else if(Done)   Send_Data<=Send_Data+1;
  45.     else Send_Data<=Send_Data;          
  46. endmodule

测试成功

声明：本文内容由网友自发贡献，不代表【wpsshop博客】立场，版权归原作者所有，本站不承担相应法律责任。如您发现有侵权的内容，请联系我们。转载请注明出处：https://www.wpsshop.cn/w/2023面试高手/article/detail/516594
推荐阅读
相关标签

Copyright © 2003-2013 www.wpsshop.cn 版权所有，并保留所有权利。

  

闽ICP备14008679号