FPGA内部如果有无符号数转换_fpga有符号数无符号数转换

作者：2023面试高手 | 2024-06-01 20:36:46

踩

fpga有符号数无符号数转换

1.无符号数转化为有符号数

input  [9:0] DAT_ADC  ; 
output [9:0] DOUT     ; 
reg signed [9:0] DOUT  ; 
always @ (posedge CLK_ADC) begin  
DOUT    <= DAT_ADC - 2^a   ;
end1
2
3
4
5
6

a为输入位宽

2.有符号数转化为无符号数

input  [12-1:0]  DATIN ;
output [12-1:0] DAT2DAC ;
reg [12-1:0]  DAT2DAC ;
reg [12-1:0]  datin_R1;
always @ (posedge CLKIN) begin
  datin_R1 [11: 0] <= {1'b1,DATIN[11:1]} - DATIN[11]*2^a;
  DAT2DAC          <= datin_R1 ;
end1
2
3
4
5
6
7
8

a为输入位宽

声明：本文内容由网友自发贡献，不代表【wpsshop博客】立场，版权归原作者所有，本站不承担相应法律责任。如您发现有侵权的内容，请联系我们。转载请注明出处：https://www.wpsshop.cn/w/2023面试高手/article/detail/659335