FPGA实现DDS_fpga dds

作者：Cpp五条 | 2024-04-03 14:25:23

踩

fpga dds

一、DDS原理

DDS即直接数字合成频率，由相位累加器、波形数字表、相位调制器组成。

二、频率输出公式

$F_{out}=fword*\frac{F_{sysclk}}{2^{N}}$

其中 $F_{sysclk}$ 是FPGA系统时钟， $N$ 是正弦信号的相位精度（生成一个周期点数为 $2^{N}$ 的正弦信号，得到最小的相位间隔为 $\frac{2\pi }{2^{N}}$ ）， $fword$ 是频率控制字。

当 $fword$ 等于1时， $F_{out}=\frac{F_{sysclk}}{2^{N}}=\frac{1}{2^{N}*T_{sysclk}}$ ， $T_{out}={2^{N}*T_{sysclk}}$ ，其中 $T_{sysclk}$ 为FPGA系统时钟的周期， $T_{out}$ 为输出信号的周期。此时该公式理解为FPGA生成频率为 $F_{out}$ 的正弦信号的一个周期所需要花费的时间为 $T_{out}={2^{N}*T_{sysclk}}$ 。（FPGA每个系统时钟周期向波形数字表中查询一个值，共 $2^{N}$ 个值，每隔1个值取一次）。

当 $fword$ 大于1时， $F_{out}=fword*\frac{F_{sysclk}}{2^{N}}=\frac{fword}{2^{N}*T_{sysclk}}$ ， $T_{out}=\frac{2^{N}}{fword}*T_{sysclk}$ 。此时该公式理解为FPGA生成频率为 $F_{out}$ 的正弦信号的一个周期所需要花费的时间为 $T_{out}=\frac{2^{N}}{fword}*T_{sysclk}$ 。（FPGA每个系统时钟周期向波形数字表中查询一个值，共 $\frac{2^{N}}{fword}$ 个值，每隔 $fword$ 个值取一次）。

声明：本文内容由网友自发贡献，不代表【wpsshop博客】立场，版权归原作者所有，本站不承担相应法律责任。如您发现有侵权的内容，请联系我们。转载请注明出处：https://www.wpsshop.cn/w/Cpp五条/article/detail/355877