当前位置:   article > 正文

微机系统的存储器(一)半导体存储器_内存和外存都是由半导体器件构成的吗

内存和外存都是由半导体器件构成的吗

1. 存储器概述

1.1 微机系统的存储器体系

微机系统的存储器主要可以分成两大类:一类是内部存储器,也称为主存储器,简称为内存和主存;另一类是外部存储器,也称为辅助存储器,简称为外存或赋存。内存由半导体器件构成,分为RAM(随机存取存储器)和ROM(只读存储器)两大类;而我们平常所说的磁盘、光盘、U盘、移动硬盘则属于外存。
在主存储器中,RAM属于易失性存储器,掉电后信息丢失不能恢复;ROM属于非易失性存储器,掉电后信息不丢失,可长期保存,所以一般用来存放固定的程序(系统的引导程序、BIOS等)或重要参数。
今天总结的主要是RAM,分为静态随机存取存储器SRAM、动态随机存取存储器DRAM两种。在整个微机系统存储体系的位置如下图所示。
在这里插入图片描述

1.2 半导体存储器性能指标

存储容量:每一个存储芯片能够存储的二进制位数,GB级以上还有TB, PB, EB等单位。
在这里插入图片描述
存取速度:从CPU给出有效的存储器地址到存储器输出有效数据所需要的时间,通常以ns为单位。
存储器带宽:存储器每秒传输的数据总量,通常以 B/s 为单位。
在这里插入图片描述

2. RAM

2.1 SRAM(静态RAM)

2.1.1 工作原理

SRAM的基本存储电路内部结构如图所示。其中,上半部分是基本存储单元,用来存储二进制信息0或1;下半部分是读写逻辑单元,由三个三态门、三根信号线和一根数据线组成。
在这里插入图片描述

另外,整张图中共有T1~T8八个MOS管,其中T1, T2, T3, T4组成了一个双稳态触发器;T5, T6为行线选通管;T7, T8为列线选通管。当对该存储单元进行读写时意味着该存储单元被选中,故行线X和列线Y为高电平,T5, T6和T7, T8全部导通,因此有了下图的信号流向。 下面假设数据线中为信号1,说明读写时内部电路信号流向(下图中信号线和上面一幅图稍有不同,我们忽略高低电平有效带来的差异,只说控制线是否“有效”)。

  • 写数据时如左图。“写控制”有效,“读控制”无效,所以三态门A、B导通,C呈现高阻状态。数据线中的1经过B到达O1节点,经过A(反向三态门)后变成了0到达了O2。到达O1的1接T1的输入端,所以T1导通,使T1稳定输出0;到达O2的0接T2的输入端,所以T2截止,从而T2稳定输出1。
  • 读数据时如右图。“读控制”有效,“写控制”无效,所以三态门A、B处于高阻状态,C导通。信息从O1点经过C传到数据线上,O1点为1即传过来1,为0则传过来0。
    在这里插入图片描述 在这里插入图片描述

2.1.2 典型芯片

上面讲的是SRAM的基本存储电路,只能存取1位数据,而真正的SRAM芯片则是由多个基本电路以矩阵形式组成的存储阵列,下图是SRAM芯片的一般结构。左边上边是行列译码器,下边是三个控制信号(读、写、片选),右边是一个输出缓冲器。
在这里插入图片描述
拿出一块具体的芯片62256来说,就长右边这样:
在这里插入图片描述

2.2 DRAM(动态RAM)

2.2.1 工作原理

DRAM看起来就不那么复杂了,下面两图分别是写和读操作的信号流向。

  • 左图写。选中该存储单元时,T1, T2导通,数据线中的信号最后到达电容C1的上端,如果写的是1那么最终C1两端的电平就是高,反之就是低。这里特意强调了一下“最终”,因为电容两端的电压是不能突变的,所以这个写数据的过程本质上就是给电容C1充电的过程,因此需要一定的时间才能让C1的电平到达某个阈值。
  • 右图读。同样,行列线被选中,信息从C1两端经过T1, T2到达A端。

在这里插入图片描述在这里插入图片描述

另外,虽然CMOS管是高阻器件,漏电流很小,但是漏电流总是客观存在的,因此C1两端的电荷经过一段时间就会泄露掉,所以不能长时间保存信息。为了维持所存储的信息,必须设法使信息再生,这也就是所谓的“刷新”,同样解释了DRAM为什么叫做动态(Dynamic)随机存取存储器;相比之下的SRAM十分稳定,无需刷新,所以叫做静态(Static)随机存取存储器。
T0管为刷新电路提供信息通道,刷新电路每隔一段时间就会对电容两端的电压进行检测:如果高于Vcc/2,则T0管向位线重新写1从而给C1充电到Vcc;反之,写0使C1放电至0.只要刷新时间满足一定要求,就能保证原有的信息不丢失。
刷新方式主要有三种:集中刷新、分散刷新、异步刷新,这里就不展开讲了。

2.2.2 典型芯片

DRAM的一般结构如下图:
在这里插入图片描述

这里值得注意的是,DRAM为了节省外部引脚采用了行选和列选的译码方式,使外部地址线条数只是实际寻址地址线条数的一半。 举个例子:
在这里插入图片描述

2.3 改进型DRAM

有很多种改进型DRAM,这里主要提两种。

  • SDRAM(Synchronous DRAM 同步动态随机存取存储器)。将CPU和RAM通过一个相同的时钟锁在一起,使得RAM和CPU能够共享一个时钟周期,以相同的速度同步工作。
  • DDR SDRAM(Double Data Rate SDRAM 双倍速率同步动态随机存取存储器)。我们一般认为一个脉冲下CPU读写数据一次,但是它在系统时钟的上升沿和下降沿都能进行数据传输,即每次读取数据2次、预取数据2位,所以在数据宽度为64位的情况下,即使在100MHz的总线频率下,它的有效频率位200MHz,所以总线带宽 = 100MHz * 2 * (64b / 8) = 1.6GB/s。

目前,最新一代的存储器规格是DDR4 SDRAM(可以在京东搜一下QAQ)。

3. ROM

简单列举几种ROM

  • 掩膜型只读存储器(MROM):存储信息是靠MOS管是否跨接来决定0、1的,当跨接MOS管,对应位信息为0,当没有跨接,MOS的位置对应的信息为1。
  • 可编程只读存储器(PROM):存储信息是靠存储单元中的熔丝是否熔断决定0、1的,熔丝未断为1,熔断为0。
  • 可擦除可编程只读存储器(EPROM):是靠FAMOS浮置栅是否积累电荷存储信息0和1的。
  • 电可擦除可编程只读存储器(EEPROM):可以在线擦除和改写。
  • 闪速存储器(Flash Memory):也成为快速擦写存储器,是由EEPROM发展起来的,因此它属于EEPROM类型。

4. 新型非易失性随机存取存储器

传统半导体存储器的两大体系:易失性存储器和非易失性存储器。前者例如SRAM、DRAM,虽然数据易失,但是有性能性能高、易用的特点;后者例如各种ROM,虽然断电后数据不丢失,但是都基于ROM技术,具有数据不易写入的缺点。新型的存储器既具有RAM的优点,又具有ROM非易失性特征,同时又可以快速无限次读写,这种新型存储器有铁电式随机存储器(FRAM)和磁阻式随机存储器(MRAM)。

声明:本文内容由网友自发贡献,不代表【wpsshop博客】立场,版权归原作者所有,本站不承担相应法律责任。如您发现有侵权的内容,请联系我们。转载请注明出处:https://www.wpsshop.cn/w/Cpp五条/article/detail/434625
推荐阅读
相关标签
  

闽ICP备14008679号