基于FPGA的简易电子琴Verilog代码Quartus仿真_基于verilog的简易电子琴

名称：基于FPGA的简易电子琴Verilog代码Quartus仿真(文末获取）

软件：Quartus

语言：Verilog

代码功能：

简易电子琴电路设计要求

1.输入量为8个按键,每个按键对应一个音阶;输出量为 SPEAKER。

当其中一个按键按下时,输出产生特定频率的音阶方波信号。

假设输入的时钟频率为2MHz。音阶与输出信号频率的对应表如下所示。

2.将顶层文件下载至实验箱中的核心芯片EP103T144C8中,利用实验箱上面的按键、时

钟信号和扬声器,进行演示

1. 工程文件

2. 程序文件

3. 程序编译

4. RTL图

5. 管脚分配

6. VWF（仿真文件）

7. 仿真图

部分代码展示:

//电子琴设计
module Organ(
input clk_2M,//2MHz时钟
input btn1,//琴键1
input btn2,//琴键2
input btn3,//琴键3
input btn4,//琴键4
input btn5,//琴键5
input btn6,//琴键6
input btn7,//琴键7
input btn8,//琴键8
output SPEAKER//音频输出
);
wire [11:0] fenping_cnt;//分频数输出
//分频模块
divider i_divider(
. clk_2M(clk_2M),//2MHz时钟
. btn1(btn1),//琴键1
. btn2(btn2),//琴键2
. btn3(btn3),//琴键3
. btn4(btn4),//琴键4
. btn5(btn5),//琴键5
. btn6(btn6),//琴键6
. btn7(btn7),//琴键7
. btn8(btn8),//琴键8
. fenping_cnt(fenping_cnt)//分频数输出
);
//音频控制模块
Speake i_Speake(
. clk_2M(clk_2M),//2MHz时钟
. fenping_cnt(fenping_cnt),//分频输入
. SPEAKER(SPEAKER)//音频输出
);
endmodule

源代码

 扫描文章末尾的公众号二维码