ZYNQ实验--DDC芯片功能软件仿真和验证_数字下变频simulink仿真

参考资料
GC4016 芯片手册
GC4016是Craychip公司生产的一种高性能、多通道数字下变频器。

一、实验简介

1. 实验内容

   数字下变频芯片功能软件仿真和验证，实验基于Matlab实现GC4016芯片中信号处理部分的功能仿真，并用Verilog语言进行功能实现。

2. 数字下变频

  数字下变频是一种数字信号处理技术，用于将高采样率的信号降低到更低的采样率，以减少数据处理和传输的复杂性和成本。通过滤波、抽取和重构等步骤可有效实现信号频带的转换和信息压缩。
IQ信号下变频模块基本结构(数字混频结构)

3. GC4016

3.1. GC4016基本功能描述：

包含四个相同的下变频电路。每个下变频电路接受高达100 MHz的真实采样率，将选定的载波频率向下转换为零，通过32至16,384的可编程因子对信号率进行抽取对通道进行重新采样，以通过任意因子向下调整采样率。

3.2. GC4016基本结构

1. 使用32位频率字的NCO实现数字混频。
2. 5阶CIC滤波器实现8-2048倍的下变频。
3. 21阶降频2倍的CFIR(CIC补偿滤波器) CIC滤波后保持带内平坦。
4. 64阶降频2倍的PFIR(重建滤波器)，使用的升余弦滚降滤波器。

二、实验设计

实验平台： Windows 11，Matlab R2021b,Vivado 2018

1.Simulink 实验框图

使用模块：RAM、NCO、CIC、FIR

  Matlab设置基本参数并模拟生成100MHz采样率的ADC信号的输入信号(为便于实验观测信号使用10MHz为载波进行IQ调制的包含50kHz正弦信号和100kHz的余弦信号)，使用Simulink实现数字混频，CIC，CFIR，PFIR模块，最终输出1MHz采样率的双音信号。

2.Simulink 模块介绍

2.1.RAM

输入数据存入RAM中，通过FPGA实现时通过直接读取RAM获得数据。即将Matlab生成的信号存入RAM中。

IQ调制可以表示为以下形式

2.2.NCO混频

Matlab手册提供的NCO的参考结构(很典型的DDS的结构)

2.3.CIC插值滤波

CIC由梳状器，插值模块和积分器组成。CIC滤波器的优点是不使用乘法器的情况下可以实现较高倍数(10倍以上)的信号变频处理，缺点是相比于FIR滤波器带内不平坦需要结合补偿滤波器使用。
实验使用下图结构的五阶CIC

2.4.CFIR和PFIR

FIR滤波器，GC4016手册中给出了典型参数设置。(F_CFIR,F_PFIR为输入该FIR的采样频率)

三、实验设置

1.原始信号

%GC4016(100MHz采样率)-ADC采样信号生成
% 定义余弦信号
t = 0:1/f_osc:0.001-1/f_osc; 
y=sin(2*pi*50e3*t)+cos(2*pi*100e3*t);
%生成复数IQ信号形式为I+iQ
y_hilbert=hilbert(y); %
carry=cos(2*pi*f_carry*t) + 1i*sin(2*pi*f_carry*t);%载波
ADC_data=real(y_hilbert.*carry);
1
2
3
4
5
6
7
8

频域图

时域图

2.NCO设置(32位频率字,16位定点数输出)

3.CIC幅频响应(5阶CIC,25倍变频,SP=100MHz)

4.CFIR幅频响应(21阶FIR,2倍变频,SP=4MHz)

5.PFIR幅频响应(64阶升余弦滚降滤波器,2倍变频,SP=2MHz)

6.注意事项

1. 直接型的FIR多相抽取器是设置好FIR选项后再设置多速率模式
   
2. CIC滤波器要选择运行多种速率过程
   

四、实验结果

  实验设计最终是需要使用FPGA进行实现的因此仿真设计中的信号格式统一采样定点数格式，通过数字下变频器信号的采样频率应按照设计倍率减少。
图中展示的信号属性符合预期设计。

1.Simulink 仿真

1. RAM模块
   
2. CIC模块
   经过NCO-10MHz混频并通过CIC滤波器后，此时采样频率降为4MHz。
   
3. CFIR模块，采样率为2MHz
   
4. PFIR模块，双音信号恢复其他信号被滤除，采样率降为1MHz
   
5. 采样率1MHz时域波形
   

2.Simulink 逻辑分析

Simulink仿真时为定点数仿真。
数字模式：数据周期变化正确，数据率从100MHz降为了1MHz

模拟模式：数据时序正确未出现失真

3.Modlesim仿真

  Verilog代码(代码较多不详细展开，直接使用Simulink生成代码)整个模块封装为一个整体输入频率字即可运行。

  实验最终在FPGA上实现了100kHz调制到10MHz后通过DDC模块还原出了双音信号，但Modlesim仿真数据需要取反后才能与原始信号波形相同，具体原因我暂未找到。最终输出结果数据采样率从100MHz降到了1MHz。
仿真结果如下

testbench