单片DDR3实现乒乓操作的方案

关于单片DDR3实现乒乓操作的方案设计

最近在实验室探索这个问题，对于某些项目设计中，在数据处理部分需要存储数据，如果用Block RAM资源，则会占用极多的RAM资源或者全部的Block RAM资源也不足以存放一批数据，这时就需要外挂DDR3存储器。

对于常见的DDR3乒乓处理，是用两组DDR3，两套指令控制线进行乒乓操作，这样的话程序部分也便于编写。但是多一组DDR3，布线将会增加难度，引脚的使用也会增加数量。一般来讲,DDR3的存储空间比较大，本文通过将一组DDR3的存储空间分为a，b两部分，对这两部分的控制进行数据的乒乓读写。

用户需要提供一下几个信号给DDR3控制逻辑：
data_in : 需要存储的数据。
data_valid : 需要存储的数据对应的valid，高为有效。
wr_mode_a : 为1表示写a空间。
rd_ mode_a : 为1表示读a空间。
wr_mode_b ： 为1表示写b空间。
rd_mode_b ： 为1表示读b空间。
rd_en ：为1则DDR3读数据，设置这个信号时因为DDR3的速率太快，读出来处 理不过来，当rd_en为1时才读数据。
dout : DDR3读出并转换时钟域后的数据。