Xilinx Clocking Wizard IP核的动态配置_.clock_re_cfg_en ( clock_re_cfg_en ),

 

1、概述

在 VIVADO 工具提供了关于时钟的 IP 核，其内部调用了 PLL 或 MMCM 原语，通过设置 IP 核配置界面的参数可以获得想要的频率时钟。本文以此展开，对如何根据输入时钟的改变动态配置输出时钟作出讲解，并举例进行详细阐述。

2、使用场景说明

例，一个频率为 450MHz 的差分时钟进入 FPGA 内部，经过 Clocking Wizard IP 核后，分别输出了 180MHz、50MHz、450MHz、90MHz 四个时钟。在此基础上，该输入时钟会在上位机的控制下变为 600MHz，同时需要经过 IP 核后输出 200MHz、50MHz、600MHz、200MHz 四个时钟。

当输入时钟为 450MHz 时设置的输入分频比、VCO 分频比、各输出时钟分频比等参数与输入时钟为 600MHz 时有所改变，这就需要上位机告知我们当前输入的时钟频率，并以此进行相关参数的重配置。

3、IP 核设置

打开 IP 核，在第一页勾选 AXI4Lite，并设置输入差分时钟频率 450MHz。

在第二页中设置如下频率：

在第四页中可以看到分频及倍频参数如下：

其它保持默认设置即可。

4、AXI4-Lite 接口

在上一节的 IP 核设置中勾选了  AXI4Lite，该总线用于配置 IP 核的内部寄存器，包括 CLKFBOUT_MULT_F、DIVCLK_DIVIDE、clkout1~clkout4 对应的 Divide 参数。因此先了解 AXI4-Lite 接口，才能实现动态配置时钟的功能。

信号接口如下：

接口时序如下：

5、IP 核寄存器

6、功能仿真

仿真方法如下，在前 20000ns 的时间内，输入时钟为 450MHz，输出了 180MHz、50MHz、450MHz、90MHz 四个时钟；输出在后面的 20000ns 的时间内，输入时钟为 600MHz，输出 200MHz、50MHz、600MHz、200MHz 四个时钟。

下图为 450MHz 输入时钟对应输出，clkout1 的周期为 5.555ns，对应 180MHz 频率，clkout2~4 均为对应的频率：

下图为更改为 600MHz 输出后，动态配置寄存器后，可以看出 clkout1 的周期为 5ns，频率变为了 200MHz，clkout2~4 均变为设置的值：

7、仿真代码

module clk_dynamic_reconfig_tb;​  reg                clk_in1_p    ;  wire              clk_in1_n    ;    reg                clk_in2_p    ;  wire              clk_in2_n    ;    wire              clk_in_p    ;  wire              clk_in_n    ;    reg                s_axi_aclk    ;  reg                s_axi_aresetn  ;    reg                clock_re_cfg_en  ;    reg                clock_fre_flag  ;    initial begin    clk_in1_p = 1'b1;    clk_in2_p = 1'b1;    s_axi_aclk = 1'b1;    s_axi_aresetn = 1'b0;    clock_re_cfg_en = 1'b0;    clock_fre_flag = 1'b0;    #201    s_axi_aresetn = 1'b1;    #20000    @(posedge s_axi_aclk)    #1 clock_fre_flag = 1'b1;    #20000    @(posedge s_axi_aclk)    #1 clock_re_cfg_en = 1'b1;    @(posedge s_axi_aclk)    #1 clock_re_cfg_en = 1'b0;    #20000    $stop;  end    assign  clk_in1_n = ~clk_in1_p;  always #1.111 clk_in1_p = ~clk_in1_p;  assign  clk_in2_n = ~clk_in2_p;  always #0.833 clk_in2_p = ~clk_in2_p;  ​  always #10 s_axi_aclk = ~s_axi_aclk;    assign  clk_in_p = clock_fre_flag ? clk_in2_p : clk_in1_p;  assign  clk_in_n = clock_fre_flag ? clk_in2_n : clk_in1_n;​  clk_dynamic_reconfig clk_dynamic_reconfig(    .clk_in1_p          ( clk_in_p ),    .clk_in1_n          ( clk_in_n ),      .s_axi_aclk          ( s_axi_aclk ),    .s_axi_aresetn        ( s_axi_aresetn ),        .clock_re_cfg_en       ( clock_re_cfg_en ),        .DIVCLK_DIVIDE        ( 2 ),    .CLKBFOUT_MULT        ( 4 ),    .CLKFBOUT_FRAC        ( 0 ),    .CLKFBOUT_FRAC_EN      ( 0 ),        .CLKOUT0_DIVIDE        ( 6 ),    .CLKOUT0_FRAC        ( 0 ),    .CLKOUT0_FRAC_EN      ( 0 ),        .CLKOUT1_DIVIDE        ( 24 ),    .CLKOUT2_DIVIDE        ( 2 ),    .CLKOUT3_DIVIDE        ( 6 )  );​endmodule

8、功能源码

请关注获取：