【FPGA】Verilog：全加器与半加器 | Full Adder | Half Adder

作者：Gausst松鼠会 | 2024-06-05 10:38:40

踩

0x00 全加器（Full Adder）

值的加法运算逻辑电路，全加器不仅可以包括输入值，还可以将进位值纳入加法运算，是实现各种运算电路的基本运算电路。输出由 sum (S) 和 carry (C) 组成，加法运算中产生的进位称为 carry out $(C_{out})$ ，从前一位传递过来并需纳入当前位加法运算的进位称为 carry in $(C_{in})$ 。

$\sum =(X\oplus Y)\oplus C_{in}$

input (输入值2个， $C_{in}$ ) 中，如果 1 的个数是奇数，则 $\sum =1$

声明：本文内容由网友自发贡献，不代表【wpsshop博客】立场，版权归原作者所有，本站不承担相应法律责任。如您发现有侵权的内容，请联系我们。转载请注明出处：https://www.wpsshop.cn/w/Gausst松鼠会/article/detail/676144