SPI接口原理与时序_spi接口时序约束

SPI接口原理与时序

SPI是串行外设接口（Serial Peripheral Interface）的缩写，是一种高速的，全双工，同步的串行通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时为PCB的布局上节省空间，提供方便。
拓展：
串行外设接口总线(SPI)最早由Motorola首先提出的全双工三线同步串行外围接口，采用主从模式(Master—Slave)架构，支持一个或多个Slave设备，首先出现在其M68系列单片机中，由于其简单实用、性能优异，又不牵涉到专利问题，因此许多厂家的设备都支持该接口，广泛应用于MCU和外设模块如E2PROM、ADC、显示驱动器等的连接。需要注意的是，SPI接口是一种事实标准，大部分厂家都是参照Motorola的SPI接口定义来设计的，并在此基础上衍生出多种变种，因此，不同厂家产品的SPI接口在使用上可能存在一定差别，有的甚至无法直接互连(需要软件进行必要的修改)，在实际中需仔细阅读厂家文档确认。

SPI的通信原理很简单，它以主从方式工作，这种模式通常有一个主设备和一个或多个从设备，需要至少4根线，事实上3根也可以（单向传输时）。也是所有基于SPI的设备共有的，它们是MISO（主设备数据输入）、MOSI（主设备数据输出）、SCLK（时钟）、CS（片选）。
（1）MISO– Master Input Slave Output,主设备数据输入，从设备数据输出；
（2）MOSI– Master Output Slave Input，主设备数据输出，从设备数据输入；
（3）SCLK – Serial Clock，时钟信号，由主设备产生；
（4）CS – Chip Select，从设备使能信号，由主设备控制。

CS是从芯片是否被主芯片选中的控制信号。
SCLK信号线只由主设备控制。优点：与普通的串行通讯不同，普通的串行通讯一次连续传送至少8位数据，而SPI允许数据一位一位的传送，甚至允许暂停，因为SCLK时钟线由主控设备控制，当没有时钟跳变时，从设备不采集或传送数据。也就是说，主设备通过对SCLK时钟线的控制可以完成对通讯的控制。
SPI接口的一个缺点：没有指定的流控制，没有应答机制确认是否接收到数据。

SPI主要特点有:可以同时发出和接收串行数据；可以当作主机或从机工作;提供频率可编程时钟;发送结束 中断标志;写冲突保护;总线竞争保护等。
SPI模块为了和外设进行数据交换，根据外设工作要求，其输出串行同步时钟极性和相位可以进行配置，时钟极性（CPOL）对传输协议没有重大的影响。如果CPOL=0，串行同步时钟的空闲状态为低电平；SPI主模块和与之通信的外设时钟相位和极性应该一致。
CPOL是用来决定SCK时钟信号空闲时的电平，CPOL=0，空闲电平为低电平，CPOL=1时，空闲电平为高电平。CPHA是用来决定采样时刻的，CPHA=0，在每个周期的第一个时钟沿采样，CPHA=1，在每个周期的第二个时钟沿采样。

下图示出SPI总线工作的四种方式，其中使用的最为广泛的是SPI0和SPI3方式 (实线表示)：
SPI：高速同步串行口。是一种标准的四线同步双向串行总线，是串行外围设备接口。是Motorola首先在其MC68HCXX系列处理器上定义的。SPI接口主要应用在 EEPROM，FLASH，实时时钟，AD转换器，还有数字信号处理器和数字信号解码器之间。