当前位置:   article > 正文

PCIE收发时序了解_pcie tlp

pcie tlp

一、Pcie的发送时序

这里介绍的是Xilinx VIVADO 软件集成的7 Series Integrated Block for PCI Express.硬核,它与用户通信用 AXI4 接口。

1.1 不带数据的TLP包

在这里插入图片描述

1.2 带数据的TLP包

在这里插入图片描述

1.3 连续发送数据的TLP包

在这里插入图片描述

二、Pcie的接收时序

2.1 不带数据的TLP包

在这里插入图片描述

2.2 带数据的TLP包

在这里插入图片描述

2.3 连续接收数据的TLP包

在这里插入图片描述

三、riffa框架和用户channel的接口

用户接口是用户与 RIFFA 交互的接口,使用起来非常简单,其端口定义如下表。
在这里插入图片描述
在这里插入图片描述

3.1 RX接口波形:

在这里插入图片描述
波形细节:
在这里插入图片描述
注意:RX接口中CHNL_RX信号不是在接收数据后立刻拉低的,而是会有1~2拍的延时。

3.2 TX接口波形:

在这里插入图片描述
注意:这里CHNL_TX信号会在数据发送完毕后立刻拉低

声明:本文内容由网友自发贡献,不代表【wpsshop博客】立场,版权归原作者所有,本站不承担相应法律责任。如您发现有侵权的内容,请联系我们。转载请注明出处:https://www.wpsshop.cn/w/IT小白/article/detail/621897
推荐阅读
相关标签
  

闽ICP备14008679号