17-LVDS屏幕接口电路设计_lvds设计

视频链接

LVDS屏幕接口电路设计01_哔哩哔哩_bilibili

LVDS屏幕接口电路设计

1、LVDS技术简介

1994年由美国国家半导体公司提出的一种信号传输模式，是一种电平标准，LVDS接口又称RS-644总线接口，是20世纪90年代才出现的一种数据传输和接口技术。

LVDS的全称是Low-Voltage Differential Signaling，即低电压差分信号。LVDS可以实现点对点或一点对多点的连接，具有低功耗、低误码率、低串扰和低辐射等特点。

LVDS是一种小振幅差分信号技术，使用非常低的幅度信号（约350mV）通过一对差分PCB走线或平衡电缆传输数据。它允许单个信道传输速率达到每秒数百兆比特，其特有的低振幅及恒流源模式驱动只产生极低的噪声，消耗非常小的功率。

LVDS物理接口使用1.2V偏置提供400mV摆幅的信号（使用差分信号的原因是噪声以共模的方式在一对差分线上耦合出现，并在接收器中相减从而可消除噪声）。LVDS驱动和接收器不依赖于特定的供电电压，因此它很容易迁移到低压供电的系统中去，而性能不变。

一般在工业领域或行业内部使用。广泛应用于主板显示和液晶屏接口。

 

 

2、LVDS组成

LVDS信号传输一般由三部分组成：差分信号发送器，差分信号互联器，差分信号接收器。

差分信号发送器：将非平衡传输的TTL信号转换成平衡传输的LVDS信号。

差分信号接收器：将平衡传输的LVDS信号转换成非平衡传输的TTL信号。

差分信号互联器：包括联接线（电缆或者PCB走线），终端匹配电阻。按照IEEE规定，电阻为100欧。

3、LVDS器件的工作原理

LVDS器件的工作原理如下图所示。

LVDS的工作原理图

LVDS驱动器由一个驱动差分线对的电流源组成，通常为3.5mA。

LVDS接收器具有很高的输入阻抗，因此驱动器输出的电流大部分都流过100Ω的匹配电阻，并在接收器的输入端产生大约350mV的电压。当驱动器翻转时，它改变流经电阻的电流方向，产生有效的逻辑"1"和逻辑"0"状态。

驱动器只有一个恒流源，这个差分驱动器采用奇模（Odd - mode）的传输方式，即等量的方向相反的电流分别在传输线路上传送。电流会重新回流到双绞线内，加上电流环路面积较小，因此产生最少电磁干扰。

4、LVDS信号电平特性

5、LVDS的特点和分类

特点：
1. 低功耗：LVDS技术使用低电压差分信号传输，在相同传输距离下相比于单端传输技术能够降低功耗。
2. 高速传输：LVDS技术在高频率下能够提供高速数据传输，适用于需要高速传输的应用场景。
3. 抗干扰能力强：差分信号传输使得LVDS技术对于电磁干扰具有较好的抗干扰能力，能够在复杂环境下稳定传输数据。
4. 传输距离远：LVDS技术适用于需要在较长距离传输高速数据的场景，如平板电视、工业自动化等领域。

分类：
1. 标准LVDS：主要适用于数据传输速率在155 Mbps至3.125 Gbps范围内的场景，例如LCD显示器、数字信号处理器和FPGA等。
2. mini-LVDS：是LVDS的一种变种，用于连接内置显示器和笔记本电脑主板之间的屏幕接口，支持较小尺寸的连接器和电缆布线。
3. LVPECL（Low Voltage Positive Emitter Coupled Logic）：是LVDS的高速变种，适用于更高速的数据传输，通常用于需要更高性能的应用，如高速通信和计算机网络。
4. Bus LVDS：用于音频、视频和网络等多种信号传输，适用于各种数据传输速率和环境要求的产品。

我们常用的是HDMI高清接口，那么LVDS与HDMI又有哪些区别呢？

它们都是高清输出接口，LVDS由于采用低压和低电流驱动方式，因此，实现了低噪声和低功耗。

HDMI的TMDS是3.3V，而DDC电路的电平则是5V。传统的TTL驱动电平带来的噪声和功耗相对较大，要是对产品的EMI和EMC要求比较严格，则应该优选LVDS接口。

6、LVDS与其他几种逻辑电路的接口设计注意事项

7、接口定义

20PIN单6定义:

1:电源2:电源3:地 4:地 5:R0- 6:R0+ 7:地 8:R1- 9:R1+ 10:地 11:R2- 12:R2+ 13:地 14:CLK- 15:CLK+ 16空 17空 18空 19 空 20空

每组信号线之间的终端匹配电阻为100欧。

20PIN双6定义:

1:电源2:电源3:地 4:地 5:R0- 6:R0+ 7:R1- 8:R1+ 9:R2- 10:R2+ 11:CLK- 12:CLK+ 13:RO1- 14:RO1+ 15:RO2- 16:RO2+ 17:RO3- 18:RO3+ 19:CLK1- 20:CLK1+

每组信号线之间的终端匹配电阻为100欧。

20PIN单8定义:

1:电源2:电源3:地 4:地 5:R0- 6:R0+ 7:地 8:R1- 9:R1+ 10:地 11:R2- 12:R2+ 13:地 14:CLK- 15:CLK+ 16:R3- 17:R3+

每组信号线之间的终端匹配电阻为100欧。

30PIN单6定义:

1: 空2:电源3:电源 4:空 5:空 6:空 7:空 8:R0- 9:R0+ 10:地 11:R1- 12:R1+ 13:地 14:R2- 15:R2+ 16:地 17:CLK- 18:CLK+ 19:地 20:空- 21:空 22:空 23:空 24:空 25:空 26:空 27:空 28空 29空 30空

每组信号线之间的终端匹配电阻为100欧。

总结：

1、LVDS差分时钟以及差分信号

2、电源和地

3、背光控制引脚

4、复位和中断引脚

5、SCL和SDA

8、LVDS应用例子（★）

9、FPGA使用LVDS差分信号的注意事项（★）

10、原理图硬件实战（★）

11、LVDS  Layout注意事项

下面介绍一下关于LVDS的PCB 板布线时需要注意的点：

1） 由于差分线较多并为了方便做阻抗匹配，PCB至少采用四层板设计；

2） 电源滤波电容尽可能的靠近芯片电源 pin；

3） 每组电源都需要通过磁珠进行隔离，且都要增加电源滤波电容；

4） PCB 板尽可能铺设大面积的 GND ；

5） LVDS 输出差分信号走线设计成100Ω差分匹配，走线尽可能保持等长；

6）LVDS 输出差分信号正负通道间隔S1尽可能的小；

7）LVDS 各输出差分信号通道间的间隔至少要大于2倍S1；

8）100Ω终端电阻要尽可能的靠近 LVDS 接收器输入端口；

9）LVDS 输出差分信号通路尽可能的少用通孔，且走线避免设计成90°弯角。

详细内容参考视频讲解