FPGA--IP核之FIFO

FIFO 的英文全称是 First In First Out，即先进先出。FPGA 使用的 FIFO 一般指的是对数据的存储具有先进先出特性的一种缓存器，常被用于数据的缓存，或者高速异步数据的交互（即跨时钟域信号传递）。FIFO 与 FPGA 内部的 RAM 和 ROM 的区别是 FIFO 没有外部读写地址线，采取顺序写入数据，顺序读出数据的方式，使用起来简单方便，由此带来的缺点就是不能像 RAM 和 ROM 那样可以由地址线决定读取或写入某个指定的地址。

根据FIFO工作的时钟域，可以将 FIFO 分为同步FIFO和异步 FIFO。同步 FIFO 是指读时钟和写时钟为同一个时钟，在时钟沿来临时同时发生读写操作。异步 FIFO 是指读写时钟不一致，读写时钟是互相独立 的。Xilinx 的FIFO IP核可以被配置为同步FIFO或异步FIFO。同步 FIFO 常用于同步时钟 的数据缓存，异步 FIFO 常用于跨时钟域的数据信号的传递。

                                                                        系统框图

进入IP 核选择界面，在 Search IP Catalog 搜索栏中搜索 fifo， 然后选择 FIFO Generator。

第一页参数：

Component Name：FIFO I