当前位置:   article > 正文

小数分频设计实现(1.5分频,3.5分频,4.5分频)

1.5分频

1. 触发器+数据选择器+二倍分频模块实现

 

  1. module freq_div #(
  2. parameter N = 3
  3. ) (
  4. input clk,
  5. input rst_n,
  6. output clk_out
  7. );
  8. //counter
  9. reg [3:0] cnt ;
  10. always @(posedge clk or negedge rst_n) begin
  11. if (~rst_n) begin
  12. cnt <= 0;
  13. end else if (cnt == 2) begin
  14. cnt <= 0;
  15. end else begin
  16. cnt <= cnt +1;
  17. end
  18. end
  19. //
  20. reg div1, div2;
  21. // assign tff_en1 = (cnt == 0) ? 1 : 0;
  22. // assign tff_en2 = (cnt == 2 )? 1 : 0;
  23. always @(posedge clk ) begin
  24. if (~rst_n) begin
  25. div1 <= 0;
  26. end else if (cnt == 0) begin
  27. div1 <= ~div1 ;
  28. end
  29. end
  30. always @(negedge clk ) begin
  31. if (~rst_n) begin
  32. div2 <= 0;
  33. end else if (cnt == 2 ) begin
  34. div2 <= ~div2;
  35. end
  36. end
声明:本文内容由网友自发贡献,不代表【wpsshop博客】立场,版权归原作者所有,本站不承担相应法律责任。如您发现有侵权的内容,请联系我们。转载请注明出处:https://www.wpsshop.cn/w/Monodyee/article/detail/519170
推荐阅读
相关标签
  

闽ICP备14008679号