这个屌丝很懒，什么也没留下！

21--1位数据锁存器_使用modelsim软件设计一款1bit的基本锁存器

作者：Monodyee | 2024-06-16 12:10:20

使用modelsim软件设计一款1bit的基本锁存器

  module latch_1(q,d,clk); 

    output q; 

    input d,clk; 

    assign q = clk ? d : q;            //时钟信号为高电平时，将输入端数据锁存 

    endmodule 


1
2
3
4
5
6
7
8
9
10
11

 module latch_2(q,d,clk,set,reset); 
 output q; 
input d,clk,set,reset; 

assign q = reset ? 0 : (set ? 1 : (clk ? d : q)); 

endmodule 

1
2
3
4
5
6
7
8

本文内容由网友自发贡献，转载请注明出处：【wpsshop博客】