用Logisim设计一个1bit半加器电路、一个1bit全加器电路以及一个4位二进制数补码器电路_设计一个异或门组成的半加器

用Logisim设计一个1bit半加器电路、一个1bit全加器电路以及一个4位二进制数补码器电路

1bit半加器电路

一个1bit半加器电路由一个异或门和一个与门构成。待相加的两个二进制数A, B分别输入异或门和与门的两个输入端，异或门输出A, B两个数的和，与门输出A, B两个数相加产生的进位数。

真值表：

1bit全加器电路

一个1bit全加器电路由两个异或门、两个与门和一个或门构成，相当于在一个半加器内插入另一个半加器。全加器相比半加器，还能接收一个低位的进位数并与待加数相加。如图所示，待相加的两个二进制数A, B分别输入异或门1和与门1的两个输入端（异或门1和与门1构成一个半加器），将异或门1的输出端接至异或门2和与门2的一个输入端（异或门2和与门2构成一个半加器），将进位数输入异或门2和与门2的另一个输入端，异或门2输出A, B两个数及进位数的和；再将与门1, 2分别接至或门的两个输入端，或门输出A, B两个数及进位数相加产生的进位数。

真值表：

4位二进制数补码器电路

补码原理：

1. 正数的补码与原码相同；
2. 负数的补码将其原码除符号位外的所有位取反（0变1，1变0，符号位1不变）后加1。同一个数字在不同的补码表示形式中是不同的，比如10进制数值-15的二进制原码是10001111，其补码在8位二进制中是11110001，然而在16位二进制补码表示中，不足位数要用符号位补全，也就是1111111111110001。

补码器的设计思路及方案：

4位二进制数原码的首位为符号位，0为正，1为负。由补码原理知，补码器前端应设置逻辑门，根据首位判断是否改变后各位数值，如果是，则改变后各位数值；后端应设置全加器，每一位设置一个，以完成加1的操作。

一种4位二进制数补码器的设计方案如图所示：

用文字表述就是：将一个4位二进制数用分线器分成4个一位二进制数，第0位为最低位，第3位为最高位。对第0-2位，实现数值转换可使用异或门。将三个异或门的一个输入端分别接至分线器的第0-2位，另一个输入端全部接至分线器的第3位。根据异或门原理，当一个输入端输入0时，输出值与另一个输入端的输入值相同，即最高位为0（正数）时后各位数值不变；当一个输入端输入1时，输出值与另一个输入端的输入值相反，即最高位为1（负数）时后各位数值变为相反值。设置后端的四个全加器位宽为1，并将其按进位依次连接（低位加法器的进位输出端连接至高位加法器的进位输入端），实现加法的进位运算。分别将第0-2位加法器的一个输入端接至相应数位的异或门的输出端，第3位加法器的一个输入端和第0位加法器的另一个输入端接至分线器的第3位，再将恒定一位数字0输入第1-3位加法器的另一个输入端。当最高位为0时，最低位加0；当最高位为1时，最低位加1。最后，将运算出的4个一位二进制数用分线器整合为一个4位二进制数，并输出。

补码器测试：

该补码器的测试结果如下：