xilinx 7系列FPGA配置、速率比较、专用管脚说明及启动顺序等介绍_xilinx 7 配置阶段介绍

作者：一键难忘520 | 2024-06-21 19:28:01

踩

xilinx 7 配置阶段介绍

提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档

文章目录

xilinx 7系列FPGA配置、速率比较、专用管脚说明及启动顺序等介绍，参考xilinx文档ds1807series_overview

一、名词缩写介绍

HR: High range I/O (I/O voltage from 1.2V to 3.3V).
HP: High performance I/O (I/O voltage from 1.2V to 1.8V).
CMT: Clock management tiles.
MMCM: Mixed mode clock manager.
FIFO: First in first out.
SLRs: Super logic regions.
LUTs: Look up tables.
EOS: End of startup.
DCI: Digitally controlled impedance.
SPI: Serial peripheral interface.
BPI: Byte peripheral interface.
1
2
3
4
5
6
7
8
9
10
11

二、7系列FPGA比较

在这里插入图片描述

三、FPGA的配置模式说明

Configuration mode	M[2:0]
Master serial	000
Master SPI	001
Master BPI	010
Master selectMAP	100
JTAG	101
Slave selectMAP	110
Slave serial	111
注1：M2,M1,M0 pins can through pull-up or pull-down resistors(≤1kΩ),or tied directly to ground or Vcco. These pins should not be toggled.
注2：选择配置模式时要考虑：总体结构、处理速度、功耗、价格和其它复杂的东西。
注3：3Master modes: self-loading FPGA configuration;Slave modes: externally controlled loading FPGA configuration;

四、专用管脚说明

BANK 0：

1、CFGBVS(configuration banks voltage select_输入):给专门管配置的bank 0和拥有多功能复用引脚的bank 14、bank 15选择操作电压。CFGBVS连

声明：本文内容由网友自发贡献，转载请注明出处：【wpsshop博客】