fpga面试题库（自用）—— 数字IC前端_自拟题目,完成一个fpga

1、同步复位和异步复位的优缺点
同步复位 优点：能确保电路是100%的； 同步复位可以综合处更小的触发器； 可以保证复位只发生在有效时钟边沿，过滤掉复位信号毛刺； 内部逻辑产生的复位信号，采用同步复位可以有效过滤掉毛刺。
缺点： 当复位信号宽度小于时钟周期时，可能需要一个脉冲展宽器，使得复位信号在时钟边沿能被正确采样； 当复位信号有外部逻辑组合产生，那么复位信号可能容易受外部信号控制； 在采用门控时钟的设计中，复位信号有效是时钟可能处于关闭状态，复位无效；
异步复位 优点：很多EDA工具带有异步复位的库文件，能保证数据路径上是干净的，减小延迟； 复位信号独立于时钟，只要复位信号发起，电路立即复位； 综合工具能很好的识别出复位信号； 缺点：对毛刺敏感； 若复位刚好在时钟边沿撤销，很容易使寄存器的输出产生亚稳态。
2、什么是竞争和冒险，如何消除？
信号由于经由不同路径传输达到某一汇合点的时间有先有后的现象，就称之为竞争，由于竞争现象所引起的电路输出发生瞬间错误的现象，就称之为冒险。设计中最简单的避免方法是尽量使用时序逻辑同步输入和输出。
3、什么是同步电路，什么是异步电路？
同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。在电路中同一个时钟源的时钟分频出来的不同频率的时钟作用于两部分电路，这两部分电路也是同步的。反之，不同时钟源的电路就是异步电路。
4、什么是亚稳态，产生的原因，如何消除？
亚稳态：是指触发器无法在规定时间内达到一定的状态，此时则会出现亚稳态现象。原因：由于触发器的Tsu和Th不满足，当触发器进入亚稳态，使得无法预测该单元的输出，这种不稳定是会沿信号通道的各个触发器级联传播。消除方法：两级或者多级寄存器同步。但是理论上不能完全消除，可以降低。
5、AXI协议(只问到outstanding)
outstanding就是发出去的地址数量，未处理的地址可以先存放在AXI总线的缓存里。等完成一次传输的事务后，无需再握手传输地址，即可进行下一次数据传输，所以axi的outstanding的本质上是为了实现数据传输的pipeline。
6、从A时钟域到B时钟域，用通常的打两拍来做同步，这两个时钟域的时钟要满足什么样的条件？
在慢时钟域到块时钟域的单bit信号，我们直接打两拍即可进行传输。但是在快时钟到慢时钟进行传输的时候，如果传输的是脉冲信号，那么直接打拍传输的话就很有可能会导致一些脉冲信号没法采集到，从而丢失数据。
7、FPGA项目中你是怎么时序优化的？
首先查看时序报告，对于复位信号处理解决方法通常有：
(1)Set false path 因为本身复位没有办法保证到达每一个寄存器保证延迟一致时序不出现违例，这里约束是忽略对此路径的时序分析。
(2)Set multi cycle 约束我们的建立时间或者保持时间余量大于 1 个时钟周期。对于外部输入信号，尽量采用时钟和数据中心对齐的方式，然后对输入信号进行input delay约束，输出信号进行output delay约束。对于IP自动生成的信号，则可不必进行约束，因为IP已经自动帮我们约束好了。当我们完成综合后进入布局布线流程，可以通过 vivado 工具选择不同的布局布线方案，选择不同的约束优化方案对我们的设计会有不同方向的优化作用。最后处理一些时序问题还可以插入流水寄存器。
8、你了解multicycle吗
两级寄存器之间有复杂的组合逻辑，比如与或非等等组合逻辑运算，这样此处的组合逻辑延迟可能超过一个时钟周期，按照两级 寄存器的时序分析原理，这里一定会报时序错误，但是有时候我们采集此信号未必需要在发射沿的下一个时钟周期采样，我们可能需要经过多个时钟周期采集数据，这就是multicycle。
9、同步复位和异步复位的区别，异步复位同步释放又是什么？
同步复位：同步复位只有在时钟沿到来时复位信号才起作用，则复位信号持续的时间应该超过一个时钟周期才能保证系统复位。异步复位：异步复位只要有复位信号系统马上复位，因此异步复位抗干扰能力差，有些噪声也能使系统复位，因此有时候显得不够稳定，要想设计一个好的复位最好使用异步复位同步释放。异步复位同步释放：所谓异步复位，同步释放就是在复位信号到来 的时候不受时钟信号的同步，而是在复位信号释放的时候受到时钟信号的同步。
10、你了解过PCIE吗？
了解过。
(1)计算机通信平台中 ，PCI Express体系结构代表作高性能的外围组件互联方法。
(2)由PCI 和PCI-X 体系结构演变而来architectures。
(3)PCI Express 以一种串行的点对点的方式互联两个设备。
(3)信息传输基于数据包协议实现。
(4)PCI Express 互联中可实现单通道或多通道的数据传输。(5)PCI Express 协议目前已经发布4个版本,分别是PCIE1.0到PCIE4.0。