不正经

这个屌丝很懒，什么也没留下！

热门标签

Modelsim下载安装【Verilog】_modelsim 下载

作者：不正经 | 2024-04-19 23:18:14

踩

modelsim 下载

前言

以下内容源自资源
仅供学习交流使用
请您阅读文章声明，默认同意该声明

Modelsim下载安装

一、下载

Modelsim SE-64 2020.4-windows（内含和谐文件）网盘分享：

链接：https://pan.baidu.com/s/1sJHqoj6VEwrmf6GBMLXshQ
提取码：161d

网盘下载速率提升
最新验证码：7678

二、安装

参考：Modelsim下载安装与和谐教程

安装成功
在这里插入图片描述

三、使用

参考：ModelSim的使用详解

或老师演示视频

补充：

若出错

** Error (suppressible): (vsim-12110) All optimizations are disabled because the -novopt option is in effect. This will cause your simulation to run very slowly. If you are using this switch to preserve visibility for Debug or PLI features, please see the User’s Manual section on Preserving Object Visibility with vopt. -novopt option is now deprecated and will be removed in future releases.

出错解决
Modelsim SE-64 2020.4 不能关闭优化的错误及其解决 Error (suppressible): (vsim-12110)

在这里插入图片描述

若没有Wave窗口

ModelSim的wave波形窗口在哪里打开

点击View勾选Wave

在Objects中右键变量->点击Add Wave使其添加到Wave窗口中

四、测试四选一

实验一 ModelSim的使用【Verilog】

编写mux41

在这里插入图片描述

设计代码

module mux41(
	input wire in0,
	input wire in1,
	input wire in2,
	input wire in3,
	input wire [1:0] sel,
	output reg out);
	always@(*)
		case(sel)
			2'b00: out=in0;
			2'b01: out=in1;
			2'b10: out=in2;
			2'b11: out=in3;
			default: out=1'b0;
		endcase
endmodule

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17

编写mux41_tb

在这里插入图片描述

测试代码

module mux41_tb;
	reg in0,in1,in2,in3;
	reg [1:0] sel;
	wire out;
	mux41 uut(.in0(in0), .in1(in1), .in2(in2), .in3(in3),
	.sel(sel), .out(out));
	initial 
		begin
				 in0=0;in1=0;in2=0;in3=0;	sel=2'b00;
			#100 in0=1;in1=0;in2=0;in3=0;	sel=2'b00;

			#100 in0=1;in1=0;in2=0;in3=0;	sel=2'b01;
			#100 in0=1;in1=1;in2=0;in3=0;	sel=2'b01;
			
			#100 in0=1;in1=1;in2=0;in3=0;	sel=2'b10;
			#100 in0=1;in1=1;in2=1;in3=0;	sel=2'b10;
			
			#100 in0=1;in1=1;in2=1;in3=0;	sel=2'b11;
			#100 in0=1;in1=1;in2=1;in3=1;	sel=2'b11;
		end
endmodule

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22

运行仿真

在这里插入图片描述

若出错

出错解决
Modelsim SE-64 2020.4 不能关闭优化的错误及其解决 Error (suppressible): (vsim-12110)

在这里插入图片描述

若没有Wave窗口

ModelSim的wave波形窗口在哪里打开

点击View勾选Wave

在Objects中右键变量->点击Add Wave使其添加到Wave窗口中

仿真结果

点击运行按钮

四选一功能是正确的

sel是00
out和in0保持一致

在这里插入图片描述

结束仿真

在这里插入图片描述

五、打开已建立过的工程

File -> Open

在弹出的窗口中，文件类型选.mpf

然后路径指到工程所在文件夹，选择建立的.mpf文件即可
在这里插入图片描述

六、相关实验

一、实验二选一

编写代码

module mux21(in1,in2,sel,out);
    input[3:0]in1,in2;
    input sel;
    output[3:0]out;
    wire[3:0]out;
    assign out = (!sel)?in1:in2;  
endmodule

1
2
3
4
5
6
7
8

module mux21_tb;
  reg in1,in2;
  reg sel;
  wire out;
  mux21 uut(.in1(in1), .in2(in2),.sel(sel),.out(out));
  initial 
    begin
         in1 = 0; in2 = 0; sel = 0;
    #100 in1 = 1; in2 = 0; sel = 0;
    #100 in1 = 1; in2 = 1; sel = 1;
    #100 in1 = 0; in2 = 1; sel = 1;
    end
endmodule
1
2
3
4
5
6
7
8
9
10
11
12
13

仿真结果

在这里插入图片描述

二、实验四选一

编写mux41

在这里插入图片描述

设计代码

module mux41(
	input wire in0,
	input wire in1,
	input wire in2,
	input wire in3,
	input wire [1:0] sel,
	output reg out);
	always@(*)
		case(sel)
			2'b00: out=in0;
			2'b01: out=in1;
			2'b10: out=in2;
			2'b11: out=in3;
			default: out=1'b0;
		endcase
endmodule

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17

编写mux41_tb

在这里插入图片描述

测试代码

module mux41_tb;
	reg in0,in1,in2,in3;
	reg [1:0] sel;
	wire out;
	mux41 uut(.in0(in0), .in1(in1), .in2(in2), .in3(in3),
	.sel(sel), .out(out));
	initial 
		begin
				 in0=0;in1=0;in2=0;in3=0;	sel=2'b00;
			#100 in0=1;in1=0;in2=0;in3=0;	sel=2'b00;

			#100 in0=1;in1=0;in2=0;in3=0;	sel=2'b01;
			#100 in0=1;in1=1;in2=0;in3=0;	sel=2'b01;
			
			#100 in0=1;in1=1;in2=0;in3=0;	sel=2'b10;
			#100 in0=1;in1=1;in2=1;in3=0;	sel=2'b10;
			
			#100 in0=1;in1=1;in2=1;in3=0;	sel=2'b11;
			#100 in0=1;in1=1;in2=1;in3=1;	sel=2'b11;
		end
endmodule

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22

运行仿真

在这里插入图片描述

若出错

出错解决
Modelsim SE-64 2020.4 不能关闭优化的错误及其解决 Error (suppressible): (vsim-12110)

在这里插入图片描述

若没有Wave窗口

ModelSim的wave波形窗口在哪里打开

点击View勾选Wave

在Objects中右键变量->点击Add Wave使其添加到Wave窗口中

仿真结果

点击运行按钮

四选一功能是正确的

sel是00
out和in0保持一致

在这里插入图片描述

结束仿真

在这里插入图片描述

三、实验D触发器

编写代码

设计代码

module dff(din,clk,q);
   input din,clk;
   output q;
   reg q;
   always @(posedge clk) 
      q<=din;
endmodule

1
2
3
4
5
6
7
8

测试代码

`timescale 1ns/1ns  
module dff_tb;
	reg clk,data_in;
	wire data_out;
  dff U1(data_in,clk,data_out);
  always #5 clk=~clk;  
  initial
		begin
			clk=0;
			data_in=0;  
			#20 data_in=1;
			#20 data_in=0;
			#20 data_in=1;
			#15 data_in=0;
			#15 data_in=1;
		end
endmodule

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18

开始仿真

在这里插入图片描述
右键 simulate

仿真结果

分析波形。
在时钟上升沿，Dout=Din。
D触发器功能正确。
在这里插入图片描述

最后

请您阅读文章声明，默认同意该声明
打赏通道
请添加图片描述

声明：本文内容由网友自发贡献，不代表【wpsshop博客】立场，版权归原作者所有，本站不承担相应法律责任。如您发现有侵权的内容，请联系我们。转载请注明出处：https://www.wpsshop.cn/w/不正经/article/detail/454118