赞
踩
设计要求:
根据课程设计要求,该硬件电路由数码管、时间计数器、整点报时电路、闹钟电路、校正时分电路、555多谐振荡器构成。其中,秒信号发生器是整个系统的时基信号,这里用555定时器构成多谐振荡器,可保证数字钟的走时准确及稳定。将产生的秒信号送入秒计数器中,每累计60秒发出一个分脉冲信号,当分计数器累计60分钟,则会发出时脉冲信号进行计时,时计数器采用的是12进制,可以实现小时的累计。
本电路系统的扩展部分设计了闹钟功能、整点报时功能以及正、倒计时功能。其中,闹钟电路部分由四位数字比较器,拨码开关以及逻辑门等器件构成。其原理是通过开关组来设置闹钟时间,采用四位数字比较器从最高位到最地位以此类推进行对比得到二者电平相等时,产生高电平输出到蜂鸣器产生闹铃,从而达到定时闹钟的效果。整点报时功能是根据分秒计时系统输出状态全为0时,通过4002B双或非门输出高电平触发蜂鸣器实现报时。
Copyright © 2003-2013 www.wpsshop.cn 版权所有,并保留所有权利。