verilog的取余和除法_verilog 取余

作者：从前慢现在也慢 | 2024-03-27 03:04:13

踩

verilog 取余

用verilog做一个可以将整数的每一个位分离的模块

比如一个两位数分成个位和十位

我用了两种方法

1.除法取余

assign q=shuzi/1000;
assign b=shuzi/100%10;
assign s=shuzi/10%10;
assign g=shuzi%10;

2.除法减法乘法

assign q=shuzi/1000;
assign b=shuzi/100-q*10;
assign s=shuzi/10-q*100-b*10;
assign g=shuzi-q*1000-b*100-s*10;

整个工程综合出来发现取余会占用很多资源把除法去掉（但是没有实现位分离的功能）

除法和取余真的很占资源

感觉还是用一个算法比较好 二进制转换成BCD码加三移位法

声明：本文内容由网友自发贡献，不代表【wpsshop博客】立场，版权归原作者所有，本站不承担相应法律责任。如您发现有侵权的内容，请联系我们。转载请注明出处：https://www.wpsshop.cn/w/从前慢现在也慢/article/detail/321498