牛客网-刷题解析2

1.当输入cpu输入的指令为19位格式3位op8位a8位b。输入18’b011_00000001_10000001
则下面正确的是（）

A 8‘b10000001
B 8’b11111110
C 8’b10000010
D 1

因为opcode是3‘b011 相当于 3‘d3 为 bor操作，所以 a 8‘b00000001 与 b 8‘b10000001相或得8‘b10000001

2.下面交换a与b两个寄存器值，不正确的代码是
A always @(posedge clk) begin a = b ; end always @(posedge clk) begin b = a; end
B always @(posedge clk) begin a <= b ; end always @(posedge clk) begin b <= a; end
C always @(posedge clk) begin temp = a ; a = b ; b = temp ; end

A 中2 个 always 块中的语句是同时进行的，但是 a=b 与 b=a 是无法判定执行顺序的，这就造成了竞争的局面。但不管哪个先执行（和编译器等有关系），不考虑 timing 问题时，他们执行顺序总有先后，最后 a 与 b 的值总是相等的。没有达到交换 2 个寄存器值的效果。
B 中2 个 always 块中语句并行执行，赋值操作右端操作数使用的是上一个时钟周期的旧值，此时 a<=b 与 b<=a 就可以相互不干扰的执行，达到交换寄存器值的目的。
C中代码是顺序执行，也可以实现交换寄存器值的功能。

3.CPLD与FPGA都是通用可编程逻辑器件。在下面关于CPLD与FPGA的选项中，正确的是（）
A CPLD的集成度和复杂度均高于FPGA
B FPGA工艺多为EEPROM等工艺
C CPLD多为SRAM、flash工艺
D FPGA相对CPLD成本高

FPGA的集成度和复杂度均高于GPLD，所以FPGA可实现复杂逻辑电路设计。所以A选项是错误的。
FPGA工艺多为SRAM、flash等工艺，掉电后内信息消失，所以该类型需外配存储器，而CPLD工艺多为EEPROM等工艺，掉电后信息不消失，所以不用外配存储器。所以B选项和C选项都是错误的。

4.请问{1，0}与下面哪个值相等？
A 2’b01
B 2’b10
C 64’h0000000000000002
D 64’h0000000100000000

十六进制表示法
十六进制数使用0-9和A-F来表示，其中：

• 0-9表示十进制的0-9
• A-F表示十进制的10-15

64位十六进制数

• 一个64位的二进制数：0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0001
• 用十六进制表示就是：0x0000000000000001
  具体来说，64位意味着这个数包含64个二进制位，而用十六进制表示时，每4个二进制位可以用一个十六进制数字表示，因此64位二进制数可以用16个十六进制数字表示。

Verilog中的位数表示

• 64’h0000000000000001：表示这是一个64位的十六进制数，其值为1。
• 64’h前缀表示这是一个64位宽度的数，h表示它是用十六进制表示的。

5.下列Verilog代码描述的数字电路是？（D）

module test(
   input    a  ，
   input    b  ，
   input    e  ，
    
   output wire [3:0] y
);
assign y[0] = ~(~a & ~b & ~e);
assign y[1] = ~(~a &  b & ~e);
assign y[2] = ~( a & ~b & ~e);
assign y[3] = ~( a &  b & ~e);
 
endmodule
1
2
3
4
5
6
7
8
9
10
11
12
13

A 模16计数器
B 4-2编码器
C 3输入数据选择器
D 2-4译码器