Verilog基本电路设计之三（去抖滤波）_debounce电路

作者：从前慢现在也慢 | 2024-06-23 00:45:52

踩

debounce电路

                    
debounce电路，就是常说的去抖滤波，主要用在芯片的PAD输入信号，或者模拟电路输出给数字电路的信号上。 

parameter BIT_NUM  = 4 ; 

reg [BIT_NUM-1 : 0] signal_deb ; //
  
always @ (posedge clk or negedge rst_n) 

begin 

    if (rst_n == 1'b0)  

        signal_deb <= {BIT_NUM{1'b0}} ; 

    else  

        signal_deb <= # DLY {signal_deb[BIT_NUM-2:0],signal_i} ; 

end 

always @ (posedge clk or negedge rst_n) 

begin 

    if (rst_n == 1'b0)  

        signal_o <= 1'b1 ; 

    else if (signal_deb[3:1]==3'b111) 

        signal_o <= # DLY 1'b1 ; 

    else if (signal_deb[3:1]==3'b000) 

        signal_o <= # DLY 1'b0 ; 

    else ; 

end 

上面的电路，第一个always，还兼顾了去亚稳态作用。它可以滤掉的宽度是两个clk的cycle，对于大于两个cycle而小于三个cycle的信号，有些可以滤掉，有些不能滤掉，这与signal_i相对clk的相位有关。 

根据希望滤除的宽度相关，换算到clk下是多少个cycle数，从而决定使用多少级DFF。如果希望滤除的宽度相对cycle数而言较大，可以先在clk下做一个计数器，产生固定间隔的脉冲，再在脉冲信号有效时使用多级DFF去抓signal_i；或者直接将clk分频后再使用。

声明：本文内容由网友自发贡献，不代表【wpsshop博客】立场，版权归原作者所有，本站不承担相应法律责任。如您发现有侵权的内容，请联系我们。转载请注明出处：https://www.wpsshop.cn/w/从前慢现在也慢/article/detail/748129