锁存器（latch）、触发器（FF）、存储器（REG）_ff或者latch

锁存器（latch）别用

为什么FPGA中要时常避免锁存器产生？

1、锁存器对毛刺不敏感，很容易在输出信号上产生毛刺；

2、没有时钟信号，不容易进行静态时序分析。

正是因为这两个原因，我们在FPGA设计时，尽量不用锁存器。

当然，目前网上还有一种说法是FPGA中只有LUT和FF的资源，没有现成的Latch，所以如果要用Latch，需要更多的资源来搭出来。但这一观点，是错误的！！——因为每一个slice包含FF和latch通用的资源。

触发器（FF）用好

触发器（Flip-Flop，简写为 FF），也叫双稳态门，又称双稳态触发器。在中国台湾及中国香港译作“正反器”，是一种具有两种稳态的用于储存的组件，可记录二进制数字信号“1”和“0”。

FPGA工程师，对触发器再熟悉不过了，D触发器应该是我们平时写程序中用到最多的element。

触发器对脉冲边沿敏感，其状态只在时钟脉冲的上升沿或下降沿的瞬间改变

存储器（reg）与查找表（LUT）

大小级别从到小。

CLB、                                   Slice、    LUT、                                    LC、                   Reg；

configurable logic block、     slice、 （6输入）LUT（查找表）、    logic cells、         register。

FPGA里的slice有2种：一种被称为sliceL，另一种被称为sliceM。

有的CLB由2个sliceL构成，有的则是由1个sliceL和一个sliceM构成。SliceM除了基本功能外，可以实现RAM和移位寄存器的功能，这两种功能很有用，通过工具软件可以自动实现。

本文仅做个人笔记使用，部分参考各类资料，部分为个人随笔，本文不为正确性负责，仅供参考。