FPGA学习_SPI接口协议设计_spi协议详解 csdn

---

前言

之前写过一篇UART动态纠正接收时钟的文章，UART没有时钟信号，无法控制何时发送数据，也无法保证双发按照完全相同的速度接收数据。因此，双方以不同的速度进行数据接收和发送，就会出现问题。如果要解决这个问题，UART为每个字节添加额外的起始位和停止位，以帮助接收器在数据到达时进行同步；双方还必须事先就传输速度达成共识（设置相同的波特率，例如每秒9600位）。传输速率如果有微小差异不是问题，因为接收器会在每个字节的开头重新同步。
异步串行工作得很好，但是在每个字节发送的时候都需要额外的起始位和停止位以及在发送和接收数据所需的复杂硬件方面都有很多开销。不难发现，如果接收端和发送端设置的速度都不一致，那么接收到的数据是错误的
本文介绍一下SPI协议，会有哪些优点。

一、SPI是什么？

相比较于UART，SPI的工作方式略有不同：SPI是一个同步的数据总线，也就是说它是用单独的数据线和一个单独的时钟信号来保证发送端和接收端的完美同步。因此SPI可以比UART跑得快得多。

• 时钟是一个振荡信号，它告诉接收端在确切的时机对数据线上的信号进行采样。
• 产生时钟的一侧称为主机，另一侧称为从机。总是只有一个主机（一般来说可以是微控制器/MCU），但是可以有多个从机
• 数据的采集时机可能是时钟信号的上升沿（从低到高）或下降沿（从高到低）。具体要看对SPI的配置；
  整体的传输大概可以分为以下几个过程：
• 主机先将NSS信号拉低，这样保证开始接收数据；
• 当接收端检测到时钟的边沿信号时，它将立即读取数据线上的信号，这样就得到了一位数据（1bit）;
• 由于时钟是随数据一起发送的，因此指定数据的传输速度并不重要，尽管设备将具有可以运行的最高速度
• 主机发送到从机时：主机产生相应的时钟信号，然后数据一位一位地将从MOSI信号线上进行发送到从机；
• 主机接收从机数据：如果从机需要将数据发送回主机，则主机将继续生成预定数量的时钟信号，并且从机会将数据通过MISO信号线发送；
  

1.1、SPI通讯的优势

使SPI作为串行通信接口脱颖而出的原因很多；

• 全双工串行通信；
• 高速数据传输速率。
• 简单的软件配置；
• 极其灵活的数据传输，不限于8位，它可以是任意大小的字；
• 非常简单的硬件结构。从站不需要唯一地址（与I2C不同）。从机使用主机时钟，不需要精密时钟振+ 荡器/晶振（与UART不同）。不需要收发器（与CAN不同）。

1.1、SPI通讯的缺点

• 没有硬件从机应答信号（主机可能在不知情的情况下无处发送）；
• 通常仅支持一个主设备；
• 需要更多的引脚（与I2C不同）；
• 没有定义硬件级别的错误检查协议；
• 与RS-232和CAN总线相比，只能支持非常短的距离；

二、SPI特性

SPI总线包括4条逻辑线，定义如下：（不同制造商有不同叫法）
MISO：Master input slave output 主机输入，从机输出（数据来自从机）；
MOSI：Master output slave input 主机输出，从机输入（数据来自主机）；
SCLK ：Serial Clock 串行时钟信号，由主机产生发送给从机；
SS：Slave Select 片选信号，由主机发送，以控制与哪个从机通信，通常是低电平有效信号。

三、SPI时钟频率

SPI总线上的主机必须在通信开始时候配置并生成相应的时钟信号。在每个SPI时钟周期内，都会发生全双工数据传输。主机在MOSI线上发送一位数据，从机读取它，而从机在MISO线上发送一位数据，主机读取它。就算只进行单向的数据传输，也要保持这样的顺序。这就意味着无论接收任何数据，必须实际发送一些东西！在这种情况下，我们称其为虚拟数据；从理论上讲，只要实际可行，时钟速率就可以是您想要的任何速率，当然这个速率受限于每个系统能提供多大的系统时钟频率，以及最大的SPI传输速率。

四、时钟极性 CKP/Clock Polarity

除了配置串行时钟速率（频率）外，SPI主设备还需要配置时钟极性。
根据硬件制造商的命名规则不同，时钟极性通常写为CKP或CPOL。时钟极性和相位共同决定读取数据的方式，比如信号上升沿读取数据还是信号下降沿读取数据；
CKP可以配置为1或0。这意味着您可以根据需要将时钟的默认状态（IDLE）设置为高或低。极性反转可以通过简单的逻辑逆变器实现。您必须参考设备的数据手册才能正确设置CKP和CKE。
CPOL= 0：时钟空闲IDLE为低电平 0；
CPOL= 1：时钟空闲IDLE为高电平1；

五、时钟相位 CKE /Clock Phase (Edge)

除配置串行时钟速率和极性外，SPI主设备还应配置时钟相位（或边沿）。根据硬件制造商的不同，时钟相位通常写为CKE或CPHA；
顾名思义，时钟相位/边沿，也就是采集数据时是在时钟信号的具体相位或者边沿；
CPHA= 0：在时钟信号SCK的第一个跳变沿采样；
CPHA= 1：在时钟信号SCK的第二个跳变沿采样；
模式编号：

六、SPI控制FLASH芯片

下一章通过控制FLASH芯片进一步熟悉SPI协议