当前位置:   article > 正文

FPGA 菜鸟摸索日记(1):关于Quartus II Verilog错误代码10200_10200quartus

10200quartus

开始尝试FPGA学习了,学了一个多月吧,还在基于Verilog 进行编译,针对最近遇见的一个头疼的error 10200 发表一下自己的看法:

首先上报错信息:

Error (10200):  cannot match operand(s) in the condition to the corresponding edges in the enclosing event control of the always construct

报错代码:

if( sys_hour == 6'b11_1100) 

sys_hour 是我定义的 6位寄存器

网上找到的针对10200报错的原因,大哥们基本说的都是针对下降沿信号也就是negedge 信号的处理,当时我就纳闷了,我这设定的是数据判断呀!

后来在尝试下,针对reg类型的信号判断,也要进行取反对比

if( !sys_hour == 6'b00_0011)

这个样子就OK啦 

声明:本文内容由网友自发贡献,不代表【wpsshop博客】立场,版权归原作者所有,本站不承担相应法律责任。如您发现有侵权的内容,请联系我们。转载请注明出处:https://www.wpsshop.cn/w/凡人多烦事01/article/detail/330827
推荐阅读
相关标签
  

闽ICP备14008679号