这个屌丝很懒，什么也没留下！

Verilog语法之assign语句学习

作者：小丑西瓜9 | 2024-03-29 08:19:55

assign语法主要是对组合逻辑的变量进行赋值的，就是把一个变量赋值给另一个变量，被复制的变量必须是wire类型的参数。

从仿真结果可以看出，data_in变量的值赋值给了data_out,assign语法就是赋值没有任何延迟，data_in是什么值，data_out就会是什么值，如同把两个变量用线连接在一起一样。

声明：本文内容由网友自发贡献，不代表【wpsshop博客】立场，版权归原作者所有，本站不承担相应法律责任。如您发现有侵权的内容，请联系我们。转载请注明出处：https://www.wpsshop.cn/w/小丑西瓜9/article/detail/334724