当前位置:   article > 正文

FPGA——HLS编程入门_fpga hls基础

fpga hls基础

一、HLS简介

  • HLS(High Level Synthesis):一款高层次综合工具。
    • 能够将 C/C++ 或 者 system C 等高级语言转化为 RTL (底层硬件描述语言)电路,降低开发时间。
    • 提供了常见的库(例如图像处理相关的 OpenCv 库和其
      它的数学库)。
    • 可以创建IP并通过例化或者使用 BlockDesign 的方式应用到项目中。

转化原理:在前端将 C 语言描述进行分析,然后进行代码层面的优化(code-level transformation),再在后端把这些运算工作进行并行调度(parallelise & schedule),最后生成 RTL 语言。

  • 使用HLS开发流程:
    在这里插入图片描述
    • 第一步C/C++层面的仿真:
      首先在源文件中,添加一个顶层函数,这个函数就是我们想要将来映射到 RTL 电路中的函数,之后需要一个 C Testbench 来对这个函数功能进行验证,在算法层面,检验我们的函数是否能够正常工作。(算法层面的仿真,能够很快地就得出结果,有助于提高我们的开发效率。)
    • 第二步对C 代码进行综合:
      综合后会根据我们的功能函数,产生相应的电路。在 C 综合阶段,HLS 会根据我们对功能函数中的一些约束(Directive),来生成不同的接口。
    • 第三步C/RTL 的联合仿真:
      在这一阶段,HLS 会根据我们的 C Testbench 来生成我们的 RTLTestbench 并且根据我们所选择的仿真工具来进行 RTL 级的仿真。仿真完成后我们可以观察联合仿真所产生的波形。
    • 第四步导出IP
      前面有提到过 HLS 相当于一个 IP 生成器,它能够将我们的高级语言的代码映射为一个 IP,我们可以根据需要将这些 IP 导出到 Vivado 的集成开发环境中,将这些算法的 IP 应用到实际的工程当中。

二、HLS与VHDL/Verilog

  • 随着FPGA密度随着工艺几何尺寸的缩小而不断增长,设计复杂性使得继续使用传统的HDL设计流程变得越来越困难。尽管HDL语言和工具已经发展,但是设计周期仍然长得令人讨厌。为了帮助解决该问题,出现了高级综合(HLS)编译器,以使设计人员能够进入更高的抽象级别。
  • HLS能自动把 C/C++ 之类的高级语言转化成 Verilog/VHDL 之类的底层硬件描述语言(RTL),生成定制硬件在 FPGA 上跑实现加速。这使得不懂硬件的软件工程师也可以拥有玩转硬件的能力。
  • 为了提高设计数字硬件组件的效率,高层综合(HLS)被视为提高设计抽象水平的下一步。但是,HLS工具的结果质量(QoR)往往落后于手动寄存器传输级别(RTL)流程的质量。
  • HLS 经过十数年的发展,虽然有诸如 AutoPilotOpenCL SDKFPGA HLS 商业化成功的案例出现,但距离其完全替代人工 RTL 建模还有很长的路要走。

更多请读HLS与RTL语言使用情况调查以后hls是否会替代Verilog成为主流FPGA编程语言?.

三、HLS优点与局限

  • 优点:
    • 第一,使对于软件工程,实现算法基于硬件(ASIC或者FPGA)的计算加速。
    • 第二,高层语言能促进 IP 重用的效率。
    • 第三,HLS 能帮助软件和算法工程师参与、甚至主导芯片或 FPGA 设计。
    • 第四、对于IC设计开发,从抽象的C层级进行功能设计。
    • 第五、对于硬件验证,从更抽象的层次进行功能性验证,加速设计流程。

更多请读在FPGA领域中 HLS一直是研究的重点.

  • 局限
    • IP library 尚未全面还在不断升级,距离其完全替代人工 RTL 建模还有路要走。

四、入门级的HLS程序

软件:vivado 2018.3
实现:使用 HLS 完成 led 灯闪烁

(一)官方教程文档

  1. 赛灵思最新的 UG902 版本已经将其中的 HLS video 相关章节移动至新的文档当中,较 2016.1 的版本有了较大的变化:UG902
  2. 最新版的有关 HLS 图像处理的参考文档:UG1233
  3. 关于 Vivado HLS 的使用方法的参考文档 UG871 的链接:UG871

(二)新建工程

  • 打开 HLS 后如下图所示,点击 Create New Project,创建一个新的工程:
    在这里插入图片描述

  • 输入工程的名称,选择工程的保存路径,点击 Next
    在这里插入图片描述

  • 选择综合时要用的顶层函数,我们在这里暂不不添加,直接点击 Next
    在这里插入图片描述

  • 添加 C 仿真文件,我们同样先不添加,点击 Next
    在这里插入图片描述

  • 时钟周期默认为10ns,选择器件:
    在这里插入图片描述

  • 点击Finish
    在这里插入图片描述

其中 source 栏用来存放功能函数的源码,Test Bench 用来存放 C 仿真文件,solution 中包含着本次工程运行中和运行完成后的输出文件。

(三)添加源文件

  • 右键 Source,点击 New file,可以新建一个保存源码的目录,在里面新建一个 led.cpp 文件与头文件:
    在这里插入图片描述
    在这里插入图片描述

  • Source 文件中的头文件的代码:

#ifndef _SHIFT_LED_H_
#define _SHIFT_LED_H_
//#include "ap_int.h"
//define CNT_MAX 100000000
#
  • 1
  • 2
  • 3
  • 4
声明:本文内容由网友自发贡献,不代表【wpsshop博客】立场,版权归原作者所有,本站不承担相应法律责任。如您发现有侵权的内容,请联系我们。转载请注明出处:https://www.wpsshop.cn/w/小丑西瓜9/article/detail/425732
推荐阅读
相关标签
  

闽ICP备14008679号