HDLBits verlog刷题-Finding bugs in code-04_Bugs addsubz

网站链接

HDLBITs_reading simulations

题目描述-Bugs addsubz

The following adder-subtractor with zero flag doesn’t work. Fix the bug(s).
简言之
一个 加减法器，
带有输出零标志 （如果输出out是零，标志信号result_is_zero=1）

Module Declaration
// synthesis verilog_input_version verilog_2001
module top_module ( 
    input do_sub,
    input [7:0] a,
    input [7:0] b,
    output reg [7:0] out,
    output reg result_is_zero
);
1
2
3
4
5
6
7
8
9

参考资料

代码部分

// synthesis verilog_input_version verilog_2001
/**************分析**********
	加减法器，
	零标志 （如果out是零，标志信号result_is_zero=1）
  1. do_sub=1   做减法
  	 do_sub=0   做加法
  2. out=0   result_is_zero=1
  
*************************/
module top_module ( 
    input do_sub,
    input [7:0] a,
    input [7:0] b,
    output reg [7:0] out,
    output reg result_is_zero
);//
/*********有bug***************************
    always @(*) begin
        case (do_sub)
          0: out = a+b;
          1: out = a-b;
        endcase

        if (~out)
            result_is_zero = 1;
    end
*******************************************/
    
/***************正确实现**************/
always @(*) begin
        case (do_sub)
          0: out = a+b;
          1: out = a-b;
        endcase

   		 if (!out)  //out为0满足if 条件
             //if (out==8’d0)
            result_is_zero = 1;
        else
            result_is_zero = 0;
    end

endmodule
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43