当前位置:   article > 正文

数电实验(组合逻辑电路、时序电路,555定时器)_二选一数据选择器真值表

二选一数据选择器真值表

数电学习当中仿真验证

一、组合逻辑电路的设计与验证

利用 二输入四与非门74LS00和二输入四异或门74LS86和LED来达到实验效果

4cc0be4c2a0d42b898587ecf695b37f4.pngfc6988fa43a94a5084e8998fe58b6906.png

                             74LS00                                                           74LS86

1.1 设计奇数位校验器

       要求:判别由三位二进制数组成的含“1”的位数是奇数的一种组合电路,并利用74LS86进行逻辑功能验证。

 奇数位校验器真值表:

输入

输出

A

B

C

L

1

1

1

1

1

0

1

0

1

1

0

0

1

0

0

1

0

0

1

0

0

1

0

1

0

1

1

1

0

0

0

0

 逻辑函数关系式:27ac345946c1430885093a6c410453ad.png

 逻辑电路图:

86d67c151f8f469ab065a6122de6647d.png

仿真图:(其六个仿真如下,全部仿真和真值表一一对应)

 91dde5efd391481e88a8e71d96a3b59d.pnge262cef0fab24f74b4dd83093ed05593.png392d5c4198454069a797a0ae5fcaa31f.png

9f7bac335862401ba54d86c57b6fbe6e.png c47cc905471e40b28e09f81143c8e6b7.pngd7f13a3f45b04ab6b7a5da4923617e1b.png

 1.2 三人表决器

说明:三人中的1人为主裁判,其余二人为副裁判,即:只有在主裁判通过,并且至少有一名副裁判通过的情况下才算表决通过,请用一片74LS00设计一个电路实现此功能。

3人表决器真值表:

输入

输出

A(主)

B(副)

C(副)

L

0

0

0

0

0

0

1

0

0

1

0

0

0

1

1

0

1

0

0

0

1

0

1

1

1

1

0

1

1

1

1

1

 逻辑函数关系式:

3f6817dfd5ac4fe9a8d01b3a766e6436.png

 逻辑电路图:

9ace146ec058408599e6a9ffa81bca87.png

 仿真电路:(只列出6种,和真值表对应)
22062e6decda4f10900ee91a96b7bf37.pngc58874fc81e74f0dbd6c357b8a43929d.png3496179fc09a468e80fcd65e6612020b.png

 228c6fbebfbb4621ad465a58fbe1e2b6.png528f70b1d7a34f6c805ba456ed0d1297.png0bbfa3cc7fba49c6903597c218d7c851.png

1.3  一位数的半加器

 要求:请用一片74LS00和一片74LS86设计一个电路实现此功能。

一个1位半加器真值表:

输入

输出

A

B

S(和)

C(进位)

0

0

0

0

0

1

1

0

1

0

1

0

1

1

0

1

 逻辑函数关系式:

834390a94be340768e63382eec061c09.png

f3335c9df69744a88c59ee6841f1c672.png

 逻辑电路图:

b3e8a6f692d842b1af33134b75d3546b.png

仿真电路: 

 5f9daac32fb745dd98233c1475b0a40a.pngb98a6ffe000a44b4bd36c021c2597934.png

 96df75874a3c48e6bf2670bf3a7d5381.png0f405b347059469790f593bb357c7333.png

 1.4   2选1数据选择器

 请用一片74LS00设计一个电路实现此功能。

 2选1数据选择器真值表:

输入

输出

A

D1

D0

Y

1

1

1

1

1

1

0

1

1

0

1

0

1

0

0

0

0

1

1

1

0

1

0

0

0

0

1

1

0

0

0

0

 逻辑函数关系式:

7dff79633bef4188b8d6d234c3bbeadd.png

逻辑电路图:

ef501fbf60d9452faee7deddafbee3c1.png

仿真电路:(只列出前四种情况)
964e4db676d646368ba2b3dfc39a9454.png e8be6d62891a427abd8a4f200d3c96fb.png

 33cf91b4881d4f1a9013941ea862fcc8.png8c26b093d0904a3884cdc70acede1b1b.png

 1.5     1位二进制数比较器

 要求:用1片74LS86和2片74LS00实现一个1位二进制数比较器。

真值表:

739418e401f84a0586c2aca62e2fd781.png

 逻辑函数表达式:

360f29da592647e38bec8cc7bb8a980f.png

 逻辑电路图:

 0d7d43e91e95493886a11e769df6cf54.png

 仿真电路:

40b1d49ea85c46d79024514177d617a2.png18ec0667b7cf499da7aa33104d1e9d0a.png

 206a29521a4640eabd2e5951adb350f7.png1d1f411735744fb580d01a7b9f8fae3d.png

 

 二、时序逻辑电路的分析和设计

93b5f51244354404bf986187852add74.png

592f2588fe034e7ebfa1429c0ad7570c.png

9a206a352d2d4714a8a5b7c2a412ecdc.png

 2.1 D触发器同步时序电路

b52f7a0e276c4add9699787a56bcadeb.png

2.1.1 电路的激励方程组:

f251a25a327746dfbbd23c1cf88522c8.png

 转换方程为:

5e4443407bae412e85d2dc34dcf7ec08.png

 列出方程:

656ef3c2201d41bb940e0830acb8ace4.png

 2.1.2 转换表;

98a05be1f39a40469e12df3505fd9088.png

2.1.3  状态图

f96581e9c2de48a695ae970e1fd2c4f7.png

 2.1.4 电路仿真

da373002186f44bda58a7c493717dc41.png

 波形从上往下分别为U5,A,Q0,Q1,Y。时序图与分析一致

这里波形初始状态为Q1Q0=11

99c7880f09ba49d3873014278782c0f7.png

 2.2  JK触发器计数器电路 

c413c9cd001e49c2996945c3cd227759.png

2.2.1 逻辑方程组

激励方程组:

d60f3fcf1e5d41198dbb7360e4d2283d.png

 转换方程组:

6f4bf42fa17643a4a27c17df7cbf01cb.png

2.2.2  转换表;

e896d660e6f5428d92d9480c258912ac.png

2.2.3 状态图 

604d1a0739e244c3b6dff21ae03f83a5.png

 2.2.4 电路仿真

a23212aa352f446596f5999fc10e84f5.png

2.3 JK触发器设计同步时序电路 

 要求:其状态图如下所示,要求电路使用的门电路最少。

b637d13cb532482eb3b13f8fc788c252.png

需要用到2个JK触发器,输入引脚分别对应J,K2; J,K;输入变量为A,输出为Y。

921ac1a601be41ea808d6c5d340216c0.png

 5fa31948ff5e4bf1b85070aed9e52116.png

输出方程:Y=Q2Q1A

激励方程: J2=Q1A ,K2=Q1A ,J1=A,K1=A

 3e001b8000854623a1b86b0973675a21.png

 电路仿真:

fe2df93051af4f778add90df2b3f9e63.png

84bbccf17a7c4c57863552d81db673d0.png

 2.4  74LVC161芯片设计计数器

要求:其计数序列以自然二进制数1000~1111顺序循环。

由设计要求可知,74HC161在计数过程中要跳过0000 - 1000九个状态而保留1001 -1111七个状态。因此,可用“反馈置数法"实现:令74HC161的数据输入端D3D2D1D0= 0000,所设计的电路如图所示。

40d976a6d6fd4e06991eb0ee4e6d704e.png

47c73dc5cbf949f5b2246a0f50932eba.png

7e2aa05d69a5427d883f19a072354e6c.png

 三、 555定时器及其应用

b91977ddaec04bfcb047e4f4f745a6a5.png

3.1   555定时器构成单稳态触发器 

9b0ac1953f624f358f9e82ddbe8491c6.png

 原理分析:

电容C1接到了 7脚Discharge上。在稳定状态下,3脚Output和7脚Dissharge均为低电平,因此电容C1与地(7脚)短接,不会通过R1充电。2脚通过.上拉电阻R2连到高电平上,并通过一 一个接地的开关来产生低电平脉冲。按下开关会导致2脚Trigger接地,产生低电平。由于此时2脚< 1/3 Vcc,因此3脚Output变成高电平,同时7脚Discharge变成高阻态。这会使电容C1不再与地短接,开始通过R1充电。充电时C1两端电压升高,直到电压达到2/3 VCc。6脚Threashold达到2/3 Vcc后,3脚Output变成低电平,同时7脚Discharge也变成低电平, 于是C1不再充电,通过7脚放电。

83abe1b0db1b40f08513ef51c33111ce.png

04cb8180943a48f296e598ebaf5542d1.png

e1b03f93330242a9a01d89957b1ba96a.png

3.2  555定时器构成多谐振荡器

 

(1)按图3.2(a)接线。用示波器观察uc1和uo的波形,并测出输出波形的幅值和频率,数据及波形,并与理论值比较。

(2)将图中5脚所接电容开路,改为加入0.5~4.5V的可调电压,观察输出波形的变化,说明原因。

86a2d920b4d04776afc9a54d5d9db562.png

685e28154d164679a932f1a93ca49efc.png

 控制电压端(5脚),平时输出2/3VCC作为比较器C1 的参考电平,当5脚外接一个输入电压, 即改变了比较器的参考电平,从而实现对输出的另一种控制,在不接外加电压时,通常接一个0.01μF的电容器接地, 起滤波作用,以消除外来的干扰,以确保参考电平的稳定。729c4b26adf1435a9e038ec4f43b9193.png

3.3   555定时器构成施密特触发器

       按图3.3(a)接线。ui输入f=1kHz,Uim=2V的三角波,用示波器同时观察ui和uo的波形,并记录下来。

 f8289d3763274fe899405b3016a782dc.png

4284d77a4ca14256951f45fc3a1e427f.png

 

 

 

 

声明:本文内容由网友自发贡献,不代表【wpsshop博客】立场,版权归原作者所有,本站不承担相应法律责任。如您发现有侵权的内容,请联系我们。转载请注明出处:https://www.wpsshop.cn/w/小丑西瓜9/article/detail/535979?site
推荐阅读
相关标签
  

闽ICP备14008679号