数字IC手撕代码-平头哥技术终面手撕真题

 前言：

        本专栏旨在记录高频笔面试手撕代码题，以备数字前端秋招，本专栏所有文章提供原理分析、代码及波形，所有代码均经过本人验证。

目录如下：

1.数字IC手撕代码-分频器（任意偶数分频）

2.数字IC手撕代码-分频器（任意奇数分频）

3.数字IC手撕代码-分频器（任意小数分频）

4.数字IC手撕代码-异步复位同步释放

5.数字IC手撕代码-边沿检测（上升沿、下降沿、双边沿）

6.数字IC手撕代码-序列检测（状态机写法）

7.数字IC手撕代码-序列检测（移位寄存器写法）

8.数字IC手撕代码-半加器、全加器

9.数字IC手撕代码-串转并、并转串

10.数字IC手撕代码-数据位宽转换器（宽-窄，窄-宽转换）

11.数字IC手撕代码-有限状态机FSM-饮料机

12.数字IC手撕代码-握手信号（READY-VALID）

13.数字IC手撕代码-流水握手（利用握手解决流水线断流、反压问题）

14.数字IC手撕代码-泰凌微笔试真题

15.数字IC手撕代码-平头哥技术终面手撕真题

16.数字IC手撕代码-兆易创新笔试真题

17.数字IC手撕代码-乐鑫科技笔试真题（4倍频）

18.数字IC手撕代码-双端口RAM（dual-port-RAM）

        ...持续更新

 更多手撕代码题可以前往 数字IC手撕代码--题库

---

目录

题目描述

原理分析

状态机

状态转移

三段式

代码

testbench

波形

---

题目描述

平头哥的手撕代码很有意思，平头哥技术终面手撕真题，题目描述如下：

        输入clk,每个时钟输入1比特的data_in,然后进来之后的序列是每次左移，也就是如果第一个时钟data_in=1,第二个时钟datain=0,第三个时钟data_in=1;则data_temp=101;然后data_out是在data_temp可以整除3的时候，输出1，其他时刻输出0；

        这道题乍一看，好像是什么移位寄存器的题，似乎不难；但实有点难度，涉及到一些数学的推导，下面我们来分析一下。

        首先，要声明的一点，这道题只能用状态机写，为什么？

        明确一下我们的需求，我们的需求是知道一条序列，然后要求输出data_out。

---

原理分析

        有两种做法，第一种，存储所有输入的值，然后对3取余，接着输出结果。表面可以，实则不行，因为如果要存储所有的值，在输入数据量已知的情况下，你可能提前预设reg [9999:0] data_temp来存储1w个输入的结果，那如果是100w个输入呢？那100M的时钟跑一秒，1个亿的输入呢？你全存下来，然后对3取余么？显然不行，因此第一种做法是不行的。 

---

        第二种做法，考虑所有可能，然后用状态机来进行状态转移，每输入一个数据1，状态机跳转到对应状态，再根据对应状态，选择输出data_out是否为1 。下面来分析一下所有可能的情况，进而再画出状态转移图：

        输入数据是1bit的，每周期输入1bit数；

假设当前余数为0时，那么左移（乘以2）后余数是0，那么进来1余1，进来0余0；

假设当前余数为1时，那么左移（乘以2）后余数是2，那么进来1余0，进来0余2；

假设当前余数为2时，那么左移（乘以2）后余数是1，那么进来1余2，进来0余1；

整个题目用有4个状态的状态机就可描述了，3个状态分别表示对3取余后的余数,1个状态为初始状态，输入为data_in，题目要求data_temp可以整除3的时候，data_out拉高，其他时候data_out拉低。

状态机

状态转移

        初始状态和余数为0时的状态都是进来1余1，进来0余0，两者的区别就在于：初始状态的data_out为低（其他状态），余数为0时的data_out为高。 

        画出状态转移图后，这道题就变得很简单了，我们之前专栏手撕过FSM饮料机，这个同理解决即可：数字IC手撕代码-有限状态机FSM-饮料机

---

三段式

下面直接上代码：

状态机三段式写法，第一段：状态转移 

// FSM state 
reg [3:0] next_state    ;
reg [3:0] current_state ;
 
//(1) state transfer
always @(posedge clk)begin
  if(!rstn)begin
    current_state <= IDLE;
  end
  else begin
    current_state <= next_state;
  end
end

---

第二段：根据当前状态和当前输入，决定下一状态

//(2) determine the next state according to the current state
 
always @(*)begin
  next_state = current_state;
  case(current_state)
      IDLE:
          case(data_in)
              1'b0: next_state = RES_0;
              1'b1: next_state = RES_1;
          endcase
      RES_0:
          case(data_in)
              1'b0: next_state = RES_0;
              1'b1: next_state = RES_1;
          endcase
      RES_1:
          case(data_in)
              1'b0: next_state = RES_2;
              1'b1: next_state = RES_0;
          endcase
      RES_2:
          case(data_in)
              1'b0: next_state = RES_1;
              1'b1: next_state = RES_2;
          endcase
      default: next_state = IDLE;
  endcase
end

        状态转移就按照状态转移图来写就行了，根据当前状态和当前输出，改变下一周期的状态为什么。 

---

第三段：根据当前状态和输入，决定输出结果 

//(3)determine the output according to the current state and input
always @(posedge clk)begin
  if(!rstn)begin
    data_out <= 1'b0;
  end
  else if((current_state==IDLE && data_in==1'b0)||(current_state==RES_0 && data_in==1'b0)||(current_state==RES_1 && data_in==1'b1))
    data_out <= 1'b1;
  else 
    data_out <= 1'b0;
end

输出判断，只有在状态为RES_0也就是余数为0，即对3整除时，data_out才会拉高。 

代码

module T_head#(
  parameter IDLE=4'b0001,RES_0=4'b0010,RES_1=4'b0100,RES_2=4'b1000
)(
  input         clk       ,
  input         rstn      ,
 
  input         data_in   ,
  output   reg  data_out  
);
 
// FSM state 
reg [3:0] next_state    ;
reg [3:0] current_state ;
 
//(1) state transfer
always @(posedge clk)begin
  if(!rstn)begin
    current_state <= IDLE;
  end
  else begin
    current_state <= next_state;
  end
end
 
//(2) determine the next state according to the current state
 
always @(*)begin
  next_state = current_state;
  case(current_state)
      IDLE:
          case(data_in)
              1'b0: next_state = RES_0;
              1'b1: next_state = RES_1;
          endcase
      RES_0:
          case(data_in)
              1'b0: next_state = RES_0;
              1'b1: next_state = RES_1;
          endcase
      RES_1:
          case(data_in)
              1'b0: next_state = RES_2;
              1'b1: next_state = RES_0;
          endcase
      RES_2:
          case(data_in)
              1'b0: next_state = RES_1;
              1'b1: next_state = RES_2;
          endcase
      default: next_state = IDLE;
  endcase
end
 
//(3)determine the output according to the current state and input
always @(posedge clk)begin
  if(!rstn)begin
    data_out <= 1'b0;
  end
  else if((current_state==IDLE && data_in==1'b0)||(current_state==RES_0 && data_in==1'b0)||(current_state==RES_1 && data_in==1'b1))
    data_out <= 1'b1;
  else 
    data_out <= 1'b0;
end
 
endmodule

testbench

module T_head_tb();
reg clk,rstn;
 
always #5 clk = ~clk;
 
reg    data_in;
wire   data_out;
 
initial begin
  clk     <= 1'b0;
  rstn    <= 1'b0;
  #15
  rstn    <= 1'b1;
  #20
  data_in <= 1'b1;
  #10
  data_in <= 1'b0;
  #20
  data_in <= 1'b1;
  #50
  $stop();
end
 
T_head u_T_head(
  .clk      (clk)       ,
  .rstn     (rstn)      ,
  .data_in  (data_in)   ,
  .data_out (data_out)
);
 
endmodule
 
 

波形

        波形和我们分析和思考的一致，我们在tb中将状态机的所有状态都遍历了，data_out只在current_state为4‘b0010也就是RES_0状态时才拉高，也即满足题目要求：输入一串序列，data_out仅在序列能对3整除时拉高。

---

 更多手撕代码题可以前往 数字IC手撕代码--题库