【Verilog设计—Verilog基础语法】学好就看它了_verilog銝要and

作者：小蓝xlanll | 2024-05-04 09:33:17

踩

verilog銝要and

导引

一个简单的.v程序（与非门的实现）：


module nand2_ex1(A，B，F);  //定义2输入与非门电路模块nand2_ex1
 
    input A，b; //A、B为输入端口
    output F; //F为输出端口
    nand inst1(F, A, B);//调用Verilog内部预定义的门级源语nand 
    
endmodule

计算机语言的是本着与计算机交流、让计算机完成工作，而Verilog语言的功能使用常量、变量、运算符、语句、模块、功能等来描述数字电路。

Verilog的特点：

逻辑控制+时间控制
与电路紧密结合
标识清晰（xxx.v文件；以module为基本单位）

数字电路工程师的工作
编

声明：本文内容由网友自发贡献，不代表【wpsshop博客】立场，版权归原作者所有，本站不承担相应法律责任。如您发现有侵权的内容，请联系我们。转载请注明出处：https://www.wpsshop.cn/w/小蓝xlanll/article/detail/533820