FPGA——计数器_fpag计数器

随着数字化时代的来临，FPGA（现场可编程门阵列）在各种应用中扮演着越来越重要的角色。而作为FPGA中的核心逻辑单元，计数器的作用不容忽视。今天，我们将深入探讨FPGA中计数器的实现方式，以及其在各种应用场景中的作用。

一、FPGA计数器的实现

计数器在FPGA中的实现主要依赖于触发器（Flip-Flop）。触发器是数字逻辑电路中的基本存储单元，具有记忆数据的能力。在FPGA中，常见的触发器有D触发器（Data Flip-Flop）和JK触发器（JK Flip-Flop）等。

1. 确定计数的位数

首先，我们需要根据实际应用的需求来确定计数器的位数。计数的位数决定了计数器的容量，即它能计数的最大值。

2. 设计触发器

接下来，我们需要根据计数的位数来设计相应的触发器。触发器是一种具有记忆功能的电子元件，它能够将短暂的数字信号转换为持久的存储状态。在FPGA中，触发器是实现计数器的基本存储单元。

（1）触发器的实现与作用

• D触发器：D触发器（Data Flip-Flop）是最基本的触发器类型，它具有两个稳定状态：0和1。当输入信号D为高电平时，触发器将存储状态为1；当输入信号D为低电平时，触发器将存储状态为0。D触发器通常用于寄存器设计，因为它能够存储一位二进制数据。在计数器的实现中，D触发器的输出可以连接到下一个触发器的输入，从而构建更大的计数器结构。
• JK触发器：JK触发器（JK Flip-Flop）是一种功能更强大的触发器，它具有置位、复位和时钟控制的功能。JK触发器的状态由输入信号J和K的状态决定。当J为1且K为0时，触发器将被置位为1；当J为0且K为1时，触发器将被复位为0。时钟信号控制触发器的状态转换。在计数器的实现中，JK触发器的输出可以控制计数器的状态转换，从而实现加法或减法计数。

（2）触发器在计数器中的作用

• 存储当前状态：触发器作为基本存储单元，用于存储计数器的当前状态。每个触发器的输出代表一个二进制位，这些位的组合表示计数器的当前值。
• 控制状态转换：通过时钟信号或其他控制信号，触发器能够根据特定的逻辑规则进行状态转换。在计数器的实现中，时钟信号控制触发器的状态转换，从而实现计数的功能。
• 构建更大结构：通过将多个触发器连接起来，可以构建更大规模的计数器结构。例如，通过将多个D触发器连接成环形结构，可以实现循环计数器；通过将多个JK触发器连接成二进制树形结构，可以实现二进制计数器等。

3. 连接触发器

将多个触发器按照一定的逻辑关系连接起来，就构成了计数器。通过编程，我们可以实现不同功能的计数器，如加法计数器、减法计数器、可逆计数器等。通过合理地连接触发器，我们可以实现各种不同的计数模式和功能。

4. 控制计数器

最后，通过控制信号来控制计数器的计数过程。最常见的控制信号是时钟信号，它决定了计数器的计数频率。此外，还可以通过其他控制信号来控制计数器的启动、停止、复位等操作。

5. 实例

module test (
    input       clk         ,//因为晶振为50MHz，所以系统一个周期20ns（1s/50MHz）
    input       rst_n        //_n为低电平有效，reset复位信号

);

    parameter   TIME_1S    = 50_000_000 , //1s内有50_000_000个时钟周期，计数器计数这么多次就是1s
                TIME_300MS = 15_000_000 ;


    reg         [25:0]     cnt      ;   //counter计数50,000,000
   
    reg         [23:0]     cnt1     ;
    wire                   add_cnt1;    //计数器什么时候计数   
    wire                   end_cnt1;    //计数器的最大值

	//1s计时器
    always @(posedge clk or negedge rst_n) begin  //当时时钟的上升沿，或者复位的下降沿，就会进到代码里面去

        if (rst_n == 1'b0) begin    //当复位信号有效时
            cnt <= 26'b0;           //初始值为0
        end

        else if(cnt == TIME_1S - 1)begin    //当计数器到最大值时，归0
            cnt <= 26'b0;
        end

        else begin                          //其他情况计数器自加1
            cnt <= cnt + 1'b1;
        end

    end
    
    //1min计时器，计数过了多少秒
    always @(posedge clk or negedge rst_n)begin

        if(!rst_n)begin
            cnt1 <= 24'b0;
        end

        else if(add_cnt1)begin  //当计数器有效时

            if(end_cnt1)begin   //并且计数器到最大值
                cnt1 <= 24'b0;
            end

            else begin
                cnt1 = cnt1 + 1'b1;//未达到最大值，自加1
            end

        end

        else begin
            cnt1 <= cnt1;    //计数器无效时，保持本身
        end

    end

    assign add_cnt1 = cnt == TIME_1S - 1;
    assign end_cnt1 = add_cnt1 && cnt1 == 59;

endmodule

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63

①首先，我们需要确定计数器的位数。在这个例子中，我们使用一个24位的二进制计数器（cnt1）来计数经过的时间。这意味着计数器的容量为2^24，即16,777,216。

②接下来，我们需要根据计数的位数来设计相应的触发器。在这个例子中，我们使用D触发器作为基本存储单元。D触发器具有两个稳定状态：0和1。当输入信号D为高电平时，触发器将存储状态为1；当输入信号D为低电平时，触发器将存储状态为0。

③然后，我们需要确定触发器的输出如何连接以构建更大的计数器结构。在这个例子中，我们将多个D触发器连接成环形结构，以实现一个循环计数器。每个D触发器的输出连接到下一个触发器的输入，从而构建了一个24位的二进制计数器。

④在计数器的实现中，时钟信号控制触发器的状态转换，从而实现计数的功能。在这个例子中，我们使用一个时钟信号（clk）作为控制信号。在每个时钟上升沿时，计数器自增1。

⑤最后，通过编程，我们可以实现不同功能的计数器，如加法计数器、减法计数器、可逆计数器等。在这个例子中，我们实现了一个加法计数器。当复位信号（rst_n）无效时，计数器自增1；当复位信号有效时，计数器被复位为0。

二、FPGA计数器的作用

FPGA中的计数器在各种应用中都发挥着重要的作用。

以下是一些常见的应用场景：

1. 定时与测量

计数器可以用于测量输入脉冲的个数，实现定时和测量的功能。这在电子计算机的控制器中对指令地址进行计数，运算器中作乘法、除法运算时记下加法、减法次数等场景中都有应用。例如，我们可以用计数器来测量一个信号的周期或者频率，或者在需要精确控制时间关系的场景中，使用计数器来产生精确的时序信号。

2. 分频功能

通过对输入脉冲进行分频，计数器可以输出低于输入脉冲频率的节拍脉冲。这在需要对信号进行频率处理的场景中非常有用，例如在无线通信或者音频处理系统中。

3. 同步逻辑设计

在数字电路中，时序逻辑电路是最基本的单元，而寄存器是实现这种运算的逻辑电路。寄存器由触发器和加法器组成，通常用来实现精确的计时、分频控制和各种协议的接口时序。利用计数器和触发器的组合，可以实现各种同步逻辑设计，例如状态机的实现等。

4. 复杂算法的实现

通过编程，我们可以将计数器与其他逻辑单元结合，实现更复杂的算法和功能。例如，利用计数器和比较器可以实现查找最大值或最小值的算法，或者实现一些简单的数学运算等。

5. 硬件资源的优化

在FPGA设计中，合理使用计数器可以有效地优化硬件资源的使用。通过精心设计，我们可以实现高性能、低功耗的数字系统。例如，使用计数器来实现流水线设计可以大大提高数字系统的处理能力。

三、总结

在FPGA中，计数器作为一种基本的数字逻辑单元，发挥着至关重要的作用。无论是定时与测量、分频功能、同步逻辑设计还是复杂算法的实现，计数器都为各种应用提供了强大的支持。