搜索
查看
编辑修改
首页
UNITY
NODEJS
PYTHON
AI
GIT
PHP
GO
CEF3
JAVA
HTML
CSS
搜索
我家小花儿
这个屌丝很懒,什么也没留下!
关注作者
热门标签
jquery
HTML
CSS
PHP
ASP
PYTHON
GO
AI
C
C++
C#
PHOTOSHOP
UNITY
iOS
android
vue
xml
爬虫
SEO
LINUX
WINDOWS
JAVA
MFC
CEF3
CAD
NODEJS
GIT
Pyppeteer
article
热门文章
1
八种button的hover效果_button hover
2
面试算法-107-二叉搜索树迭代器
3
Lombok - Accessors详细说明_lombok.experimental.accessors
4
conda安装虚拟环境时发生ClobberError_this path already exists in the target prefix, and
5
Spring 应用开发框架 Spring Boot 2.3.0 最新版本发布_org.springframework.boot最新版本
6
分库分表系列: 到底该怎么拆分?_分库表表选那种拆分规则
7
关于spring源码编译时gradle的版本_spring 对应 gradle
8
2018杭州云栖大会,有哪些科技惊喜?
9
SpringMVC和SpringBoot整理_spingboot spingmvc
10
微信小程序:scroll-view自动滚动到最底部,附view标签滚动到底部方法_scroll-view 发送成功消息后滚动到最后一条消息
当前位置:
article
> 正文
基于FPGA 的TDC设计更好的选择——易灵思Quantum架构FPGA_fpga tdc
作者:我家小花儿 | 2024-04-09 08:42:14
赞
踩
fpga tdc
时间数据转换器
(TDC)
常被用于测量时间间隔,被广泛应用于飞行时间测量领域。
分辨率
是一个重要的参数,但
TDC
线性度
将直接影响整个系统的精度。尤其是近年来迅猛增长的汽车自动驾驶(
ADAS
)领域,利用光测距的激光雷达(
LiDAR
)应用,要求每秒多次测量,以提高可靠性。因此,在现代
TDC
体系结构中,不仅要提高
TDC
的
分辨率
,还要提高
TDC
的
线性度
,并且对采样率也有更高的要求。
激烈的市场竞争增加了对较少开发时间,较快的原型实现以及较低的综合成本等方面的需求,使得更多的设备厂商选择使用
FPGA
来解决。一直以来,从架构设计和制造工艺到开发工具,
FPGA
都在不断地进步,使得
FPGA
能够在性能上缩小与
ASIC
的差距。因此,基于
FPGA
的
TDC
系统开始集成到最终产品中,使
FPGA
不再是一个原型验证的平台。
在
TDC
研究上,硬件系统的运行速度已经不再是瓶颈,所以今天无论是什么领域的应用,主要的目标是提高
TDC
的
线性度
和
分辨率
。在
FPGA
实现中,
TDC
的体系结构受到可用逻辑单元和布局布线资源的限制。所以选择更适合
TDC
应用的
FPGA
架构对
TDC
的算法实现和最终性能都至关重要。毫无疑问,在同样的算法实现上,使用更适合的
FPGA
架构可以带来更优秀的性能和更少的资源浪费。
迄今为止,基于延迟链
(TDL)
的
TDC
是最为普遍的,下图展示了
TDL-TDC
的基本原理。利用
FPGA
里的基本延迟单元设计延迟链
(TDL)
是整个
FPGA TDC
的核心。其中
TDL
的最大长度
(
测量范围
)
,
TDL
抽头
(TAP)
之间的最小延迟(
分辨率
)和误差(
线性度
)是决定
FPGA TDC
性能的重要参数,而这些参数都由
FPGA
的架构来决定,直接影响整个
TDC
设计的性能上限。
在今天的
FPGA TDC
应
用里,为了获取最好的分辨率和精度,通常都采用
FPGA
里的
进位链
构建
TDL
。
如下图所示,
FPGA
里拥有最短可控延迟的布线资源就是基本逻辑单元之间的进位链,因为进位链的布线受
FPGA
硬件架构限制,每级的相对位置不会因为
FPGA
的
PnR
算法变得不受控制。
进位链只能从逻辑单元里加法器的进位输出
(CO)
连接到相邻逻辑单元里加法器的进位输入
(CI)
,所以相邻抽头(
TAP
)之间的延迟差是固定的也是最小的。采样链对抽头
TAP
信号进行采样获得
温度计二进制编码
值。
可见将各基本逻辑单元串连在一起的进位链最小延迟和延迟的误差会直接影响整个链路的测量
分辨率
和
线性度
。
连续可级联的最大级数将会影响进位链的
测量范围
,虽然测量范围不是主要问题,因为我们可以用采样时钟的周期计数器进行粗计数以获得更宽的测量范围,但是前面提到的基本电路里我们的总进位链延迟时间仍然需要覆盖至少一个时钟周期的时间。
传统的
FPGA
的架构的布线资源和逻辑资源是固定的,为了更好的平衡局部布线资源和全局布线资源提高布线资源利用率和布通率,在架构上都会将基本功能组合为层级结构,并且在每个层级都有相应的局部布线资源。使用这种结构在构建
TDL
的时候,属于不同层级的进位链资源具有不同的延迟,从而影响整个
TDL
的
线性度
和
分辨率
。
以
X
家的
7
系列为例,基本结构为
Slice
,
Slice
里的进位链架构为
Carry4
。使用
Carry4
构建的延迟链,跨越
Slice
的进位链和同属一个
Slice
内的进位链延迟是不同的。而
UltraScale
架构的
Carry8
也有同样的问题。
而
A
家的
Cyclone5
系列情况则更为复杂一些。它的基本结构为
LAB
,每个
LAB
包含
10
个
ALM
,并且被划分为上下各
5
个
ALM
为一组。所以使用
Cyclone5
的进位链构建
TDL
,每个
LAB
内跨越两个
ALM
组的进位链延迟和同一组内的进位链延迟是不同的,跨越
LAB
的进位链延迟也不同。
易灵思独创的
Quantum
架构,逻辑资源和路由开关采用小颗粒的随变单元
XLR
构成,不再像传统的
FPGA
把基本功能和布线资源组织成多级结构。
XLR
可以根据需求配置为逻辑单元或者是布线需要的路由开关。这样的结构不仅可以以一半的面积、一半的功耗,获得更高的性能和更低的功耗,而且在这样的架构上使用进位链设计
TDC
具有天然的优势:
没有传统
FPGA
的层级结构,进位链每级之间的延迟没有差异,在同等算法实现的前提下,使用
Quantum
架构
FPGA
实现
TDC
具有更好的
线性度
和
分辨率
。
可实现跨度为整个纵列的超长连续的进位链,具有更宽的
测量范围
,让
TDC
应用实现变得更加灵活
以
Trion
系列
FPGA
的
T35
为例,可以构建最长
478
级连续以
50ps
为步进的延迟链
:
钛金系列
FPGA
,以
Ti35
为例,可构建最长
318
级连续以
21ps
为步进的延迟链:
当前,国产FPGA产业正在蓬勃发展,虽然总体上和国外大厂尚有较大的距离,但是国内良好的市场前景仍然为国内FPGA品牌的创新带来不少活力。
易灵思独创的
Quantum
架构的
Trion
系列和钛金系列
FPGA
,在
TDL TDC
的应用上具有所有传统架构
FPGA
所不具备的天然优势,可以为用户的系统带来更好的性能,更低的功耗,以及更低的成本。
声明:
本文内容由网友自发贡献,不代表【wpsshop博客】立场,版权归原作者所有,本站不承担相应法律责任。如您发现有侵权的内容,请联系我们。转载请注明出处:
https://www.wpsshop.cn/w/我家小花儿/article/detail/391551
推荐阅读
article
【数字IC精品文章收录】近500
篇文章
-
学习
路线-
基础知识
-接口-总线-
脚本语言
-
芯片
求职-
安全
-E...
从时代发展的角度看,网络
安全
的知识是学不完的,而且以后要学的会更多,同学们要摆正心态,既然选择入门网络
安全
,就不能仅仅只...
赞
踩
article
FPGA
固化
烧写
进
Flash
!_
fpga
程序
烧写
到
flash
...
1、Generate Programming File 生成bit 流文件;3、将.mcs文件
烧写
到
Flash
。_fpg...
赞
踩
article
FPGA
/
IC
秋招
笔试/
面试题
总结(续)...
FPGA
/
IC
秋招
笔试/
面试题
总结(续)来啦…文章目录二十七、状态机1. Moore/Mealy状态机2.一、二、三段...
赞
踩
article
SOC
FPGA
linux
系统搭建(
Terasic
DE10
-Nano开发板)_
de10
-
nano
...
SOC Linux系统移植_
de10
-
nano
使用教程
de10
-
nano
使用教程 ...
赞
踩
article
[FPGA]用
Verilog
写一个简单三位
二进制
加法器
和
减法器
_
verilog
减法器
...
加法器
和
减法器
是数字电路中的基本组件,它们可以对
二进制
数进行算术运算。
加法器
可以将两个或多个
二进制
数相加,得到一个和和一...
赞
踩
article
FPGA
与
STM32
_
FSMC
总线通信实验_
stm32
fpga
fsmc
...
STM32
F407 上自带
FSMC
控制器,通过
FSMC
总线的地址复用模式实现
STM32
与
FPGA
之间的通信...
赞
踩
article
STM32
-
FSMC
理解及与
FPGA
通讯问题整理
_
fsmc
fpga
...
目录1.
FSMC
基本原理1)
FSMC
是什么? 2)
FSMC
框架2.
FSMC
实现1)硬件连接2)软件code1. FS...
赞
踩
article
STM32
+
FPGA
FSMC
实验_
stm32
fpga fsmc...
本质是把FPG去操作A当做一个SRAM1、首先通过cube配置
stm32
原理图地址总线如下原理图数据总线如下:原理图其余...
赞
踩
article
第24节 国产安路
FPGA
FSMC
接口
通讯
应用实例
_
fsmc
fpga
...
FSMC
接口
在一些ARM控制器上比较常用,通常可以通过
FSMC
的
接口
时序来对外部内存单元进行
通讯
访问。这一个小节主要介绍...
赞
踩
article
FPGA
编程
三大范例_
fpga
编程
...
虽然
FPGA
可使用 Verilog 或 VHDL 等低层次硬件描述语言 (HDL) 来
编程
,但现在已有多种高层次综合...
赞
踩
article
【
FPGA
】
FPGA
入门 —— 基本
开发
流程
_
fpga
开发
...
当助教了,来复习了,咱给负责,I am always here to help!
_
fpga
开发
fpga
开发
...
赞
踩
article
FPGA
乒乓操作_
fpga
乒乓操作...
FPGA
乒乓操作乒乓操作是一个主要用于数据流控制的处理技巧,典型的乒乓操作如下图所示外部输入数据流通过“输入数据选择控...
赞
踩
article
OpenCL
开发记录一(基于
Intel
Cyclone V
FPGA
加速卡)_
opencl
fpga
...
这篇文章主要分享我个人对
OpenCL
的学习和使用过程。_
opencl
fpga
opencl
fpga
...
赞
踩
article
FPGA
LUT
查找
表
原理和编程方式...
一、
查找
表
LUT
就是
查找
表
,对于4输入的
LUT
而言,实际上就是4位地址位,一位数据位的存储器,能够存储16位数据,所以我...
赞
踩
article
FPGA
查找
表
的用途和
内部
功能_
fpga
查找
表
...
FPGA
系列彼此不同的特征之一是它们的逻辑资源。例如,Spartan-II
FPGA
(PDF) 的每个 CLB 由两...
赞
踩
article
UltraScale
FPGA
可编程
逻辑
块(
CLB
)_
lut
mux 效率...
可编程
逻辑
块(Configurable Logic Block,简称
CLB
)是AMD
FPGA
中用于实现通用组合
逻辑
和数...
赞
踩
article
FPGA
/IC基础知识_如果
输入
信号
在
触发器
的
建立
时间
或
保持
时间
范围内发生变化,
触发器
的输出会出...
1、简述
建立
时间
和
保持
时间
建立
时间
Tsu(setup):
触发器
在时钟上升沿到来之前,其数据
输入
端的数据必须
保持
不变的最...
赞
踩
article
【
FPGA
-
基础知识
(二)】
锁
存器
、
触发器
_寄
存器
用单稳态
锁
存器
还是双稳定器...
目录一、双稳态器件二、常见的
锁
存器
2.1 SR
锁
存器
2.1.1 输入R=0,S=0(保持)2.1.2 输入S=1,R=0...
赞
踩
article
浅谈
XILINX
FPGA
CLB
单元
汇总 (
CLB
、
LUT
、
存储
单元
、
Distributed
R...
浅谈
XILINX
FPGA
CLB
单元
()一、概述1)一个
CLB
等于2个Slice2)一个Slice等于4个6输入L...
赞
踩
article
FPGA
基础
_
什么
逻辑
会
被
映射
成ff而不
会
映射
成
lut
...
FPGA
的开发流程
_
什么
逻辑
会
被
映射
成ff而不
会
映射
成
lut
什么
逻辑
会
被
映射
成ff而不
会
映射
成
lut
...
赞
踩
相关标签
学习
安全
fpga开发
面试
python
linux
运维
stm32
嵌入式硬件
单片机
arm
高层次综合
HLS
FPGA编程
Verilog
VHDL
fpga
c++
硬件架构