SystemVerilog Assertion应用指南学习笔记_systemverilog assertions应用指南

作者：我家小花儿 | 2024-04-19 22:17:07

踩

systemverilog assertions应用指南

SystemVerilog Assertions 应用指南学习笔记（一）

什么是断言？
在这里插入图片描述
为什么使用SystemVerilog Assertion（SVA）？

SVA中定义了两种断言：即时断言和并发断言

在这里插入图片描述

在这里插入图片描述

在这里插入图片描述
举个例子：如下所示，就是一个property里如何嵌套sequence

在这里插入图片描述
举例：

在这里插入图片描述

在这里插入图片描述

在这里插入图片描述

在这里插入图片描述

在这里插入图片描述

在这里插入图片描述

声明：本文内容由网友自发贡献，不代表【wpsshop博客】立场，版权归原作者所有，本站不承担相应法律责任。如您发现有侵权的内容，请联系我们。转载请注明出处：https://www.wpsshop.cn/w/我家小花儿/article/detail/453897