数组和延时在fpga中使用_fpga数组赋值

关于数组在fpga中的使用方式

//Verilog数组
integer number [0:100]; //声明一个有 101 个元素的整数数组
        number [25] = 1234; //将 1234 赋值给 25 号（第 26 个）元素
        reg [7:0] my_input [65535:0]; //声明一个有 65536 个元素的 8 位向量寄存器
        my_input [97] = 8'b10110101; //将 10110101 分别赋值给 97 号（第 2 个）元素的 7 至 0 位
        reg my_reg [0:3][0:4]; //声明一个具有 20 个元素的二维寄存器数组
        my_reg [1][2] = 1'b1; //将 1 赋值给上述二维数组的第 2 行、第 3 列元素
1
2
3
4
5
6
7

关于延时在fpga中的使用方式

//常规延迟和内嵌延迟：
parameter latency = 8;
        initial begin
                x = 1;
                y = 2;
                #5 x = 3; //使用常规延迟：等待 5 个系统周期后对 x 赋值
                #latency y = 4; //使用变量进行常规延迟，再等待 8 个系统周期后对 y 赋值
                z = #10 (x+y); //使用内嵌延迟：先用当前时刻的 x、 y 数值计算(x+y)，再等待10 个系统周期后对 z 赋值
        end //z 的最终数值为 7
1
2
3
4
5
6
7
8
9
10