verilog分析task的接口设计，证明这种写法：assign {a,b,c,d} = links；

参考文献：
1，练习七-在Verilog中使用任务task

1，task在状态机中的使用好处：

2，RTL设计

//
//	设计一个模块
module	link_ports(
input			clk,
input			rst_n,

input			p,
input			q,

output			a,
output			b,
output			c,
output			d

//output			out
);

reg		[3:0]	links;
reg		[1:0]	state;

//	判断是否 在rst_n后 的第一个clk，就实现输出结果：1111.
assign		{a,b,c,d}	= links;		//证明这种写法是对的！

always@(posedge clk or negedge rst_n)		begin
	if(!rst_n)		begin
		state		<= 2'b00;
		links		<= 4'b0000;
		end
	else		//	来一个clk， 进行 1次任务.
		add;	
end

task	add;
begin
	casex(state)
		2'b00:	
			if(p == 0 && q == 0)	begin
			links	<= 4'b0101;
			state	<= 2'b01;
			end
			
		2'b01:	
			if(p == 0 && q == 1)	begin
			links	<= 4'b0110;
			state	<= 2'b10;
			end
		
		2'b10:	begin
			links	<= 4'b1001;
			state	<= 2'b11;
			end

		2'b11:	
			if(p ==1 && q == 0)	begin
			links	<= 4'b1111;
			state	<= 2'b00;
			end
		
		default:	begin		//	回到原态
			links	<= 4'b0000;
			state	<= 2'b00;
			end
		
	endcase
			
end
endtask


endmodule
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70

3，测试testbench

//	
//	测试信号
module		tb_link_port;
reg			clk;
reg			rst_n;
reg			p, q;

wire		a;
wire		b;
wire		c;
wire		d;
//	wire		out;

always	#10	clk = ~clk;		// T = 20.
initial			begin
		rst_n	= 0;	clk = 1;	p = 0;	q = 0;
#10		rst_n	= 1;
//		repeat(8)	begin

#20		p	= 0;	q	= 1;

#20		p	= 1;	q	= 0;

#100	$finish;
//		end
end


link_ports		u1_link_ports(
.clk		(clk		),
.rst_n		(rst_n		),
.p			(p			),
.q			(q			),

.a			(a			),
.b			(b			),
.c			(c			),
.d			(d			)
);


endmodule

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43

4，波形分析，正确！