梅开二度：1bit半加器和全加器电路，使用Logsim实现二进制补码电路_半加器的设计电路图怎么连

一、1bit半加器实现

（一）二进制加法

二进制加法与十进制加法异曲同工。不过我们平时计算的是满十进一，而现在二进制加法满2进一。例如：

（二）半加器设计

通过使用组合逻辑电路实现“半加”   

1.通过使用和学习组合逻辑，对比其真值表，发现两个二进制数相加，和可以用异或门实现，进位可以用与门来表示。

2.半加器电路图

输入端口：A、B，输出端口S（和）、C（进位）。

二、1bit全加器实现

（一）全加器设计

1.全加器由两个半加器构成。

2.全加器实现两个1位二进制数相加时，考虑低位的进位，输入变量有三个：加数、被加数、和低位的进位。

3.全加器真值表：

（二）全加器实现

全加器电路图

三、Logsim设计实现4位二进制补码器电路

（一）二进制补码原理

1.正数的补码等于它的原码；

2.负数的补码等于反码+1（这只是一种算补码的方式，多数书对于补码就是这句话）其实负数的补码等于反码+1只是补码的求法，而不是补码的定义，很多人以为求补码就要先求反码，其实并不是，那些计算机学家并不会心血来潮的把反码+1就定义为补码，只不过补码正好就等于反码+1而已。

3.我们实现二进制补码器电路最大的问题就在于负码的补码，将其处符号位的所有位取反码（即数值位的0变为1,1变为0，符号位为1不变。）然后在反码的基础上加1。

（二）电路图实现

结果验证展示：