赞
踩
在建立完某项设计的文件后,依次在其里面新建四个文件夹,分别为:rtl、qprj、msim、doc。
rtl文件夹用于存放设计的源文件。
doc文件夹用于存放设计的一些文档性的资料。
qprj文件夹用于存放quaruts 工程以及quartus生成的一些过程性文件。
msim文件夹用于存放仿真文件。
用notepad++打开工程名.qsf文件,查看最后一次打开使用的版本即可。
工程名.qsf文件部分内容如下:
set_global_assignment -name ORIGINAL_QUARTUS_VERSION 21.4.0
set_global_assignment -name PROJECT_CREATION_TIME_DATE "22:28:56 JANUARY 09, 2024"
set_global_assignment -name LAST_QUARTUS_VERSION "21.4.0 Pro Edition"
Ctrl+L | Start Copilation | 开始全局编译 |
Ctrl+K | Start Analysis & Synthesis | 开始分析与综合 |
HDL代码输入、原理图输入、原理图和HDL代码混合输入。
Verilog布置接口的两种方式:
快捷键:Ctrl+F
弹出Match case:匹配大小写
Find whole words only:只显示完全相同的文本
Use regular expressions:使用正则表达式
qpf、stp1.stp、sof文件均可直接拖到桌面Quartus图标上,从而Quartus直接打开该文件。
在打开Quartus自带的文本编辑器的情况下,在文本编辑器中左键单击确定位置,Edit > Insert Template > Verilog HDL,选择自己想要添加的模板。
方法一:
Assignments > Settings > Files > 点击File name 右边的...,添加.v文件。
方法二:
Project Navigator > 左键单击选中Files窗口 > 右键单击 Files弹出Add/Remove Files in Project
Assignment 》Device,在弹出的Device弹窗中选择号想要的芯片后点击OK即可。
常用方法:选择芯片系列后,在Filter中输入完整器件型号,确认芯片后点击OK即可。
有两个Quartus工程:q_pfj_1.qpf与q_prj_2.qpf,其中q_prj_2.qpf是q_prj_1.qpf的衍生工程,两个工程想要在Signal Tap Logic Analyzer中观察的信号一样,直接将q_prj_1.qpf中已经设置好的stp1.stp挪到q_prj_2.qpf工程中,替换掉q_prj_2.qpf中原来的stp1.stp文件,即可在q_prj_2.qpf中的Signal Tap Logic Analyze抓取相同的信号。
但是注意换了stp1.stp的要q_prj_2.qpf工程要重新编译才能生效。
多个工程同理;
为什么会有多个工程?
因为服务器以及Quartus可以同时打开多个工程,而每个工程验证的方向不一样,因此会存在临时在Signal Tap Logic Analyzer中新增一些观察信号,这时笨办法是重复将其他工程一样设置一遍,省事的办法是直接copy已经设置好的stp1.stp到目的工程目录下覆盖即可。
set_global_assignment -name SIGNALTAP_FILE stp1.stp
1、将prj_1整个文件夹copy到prj_2的prj_2中;
2、修改prj_2的prj_2.qsf,添加prj_1的ip与.v文件,以及添加prj_1中有,而prj_2中没有设置的引脚约束等;
prj_2.qsf添加ip文件:
set_global_assignment -name IP_FILE ../fifo/fifo_test.ip
prj_2.qsf添加ip的约束文件(不是所有的ip都有sdc约束文件):
set_global_assignment -name SDC_FILE ../fifo/fifo_test.sdc
prj_2.qsf添加qip文件:
set_global_assignment -name QIP_FILE ../self_fifo/self_fifo.qip
prj_2.qsf添加qsys文件:
set_global_assignment -name QSYS_FILE ../hdmi_example/aux_mux.qsys
prj_2.qsf添加tcl脚本文件:
set_global_assignment -name TCL_SCRIPT_FILE ../rtl/FPGA_number.tcl
prj_2.qsf添加system_verilog.sv文件:
set_global_assignment -name SYSTEMVERILOG_FILE ../fifo/fifo.sv
prj_2.qsf添加verilog.v文件:
set_global_assignment -name VERILOG_FILE ../rtl/led_test.v
note:QIP文件里的内容是典型的脚本格式,如上。
3、很重要的一步,将prj_1中的顶层文件例化到prj_2中的顶层文件中
4、分析与阐释,先检查错误
5、全编译,生成sof文件验证
注意:以qar的形式打包prj_2工程得到一个prj_2.qar的文件,该文件内部的prj_1文件夹下仅有ip与.v模块,不能再使用Quartus软件打开prj_1.qpf工程了,因为解压后的prj_2_restored文件夹下的prj_1文件夹内已经没有了prj_1.qpf。
打开OrCAD Capture CIS,选择Tool 》 Export FPGA,在弹出的FPGA Export弹窗中进行如下设置:
- FPGA Fammily Vendor:有Xilinx与Altera可选
- FPGA Component:选择位号为N1的FPGA芯片
- 勾选Genearate Wrapper File
- 支持Verilog与VHDL
- File format中按需选择Net Name v/s Pin Number或者Pin-Name v/s Pin Number
- File Type中选择Generate TCL File,方便将产生的tcl文件copy到Quartus的prj_name.qsf文件中
产生如下Quatus支持的prj_name.tcl文件:
内容格式均为:
set_location_assignment PIN_A1 -to TEST_LED
注意在设置Quartus的顶层文件PORT时要与Net Name v/s Pin Number中的Net Name对应上。
这里以Quartus Standard版本下的Cyclone V包为例:
note:下载1.1G的Cyclone V包挺快的,也就几分钟。
Copyright © 2003-2013 www.wpsshop.cn 版权所有,并保留所有权利。