赞
踩
CAN FD 变速带来的问题 2019-10-24
杨福宇 yfy812@163.com
CAN FD用到2种速率,他们的转换过程涉及3个关键位:FDF,res,BRS,见图
它采用的机制是:
○1在FDF和res位间有一个硬同步;
○2在BRS位采样点前后实行不同的位速率tq。
采样位置不同造成出错的可能:
在理想状态下,FD的缺陷是BRS位,采样点之后按高速位的ps2开始下一位。但是不同ECU中设计的采样位置是不能保证相同的,例如a厂ECU的采样点定在75%,b厂定在85%,那么相差10%,假定低速位为500kbps,那么采样点可差0.2us,如高速位为2Mbps,每位0.5us。对高速位而言,初始相位差太大(40%),容易错。对高速位5Mbps,就已经差了1位。这里的关键是ECU选用晶振受芯片选用有关,也与成本有关,因此无法控制采样点位置的定义权。
毛刺引起出错:
由于FDF和res位间有一个硬同步,当存在初始相位差时,仲裁失败的发送节点及其它附近原来同步与他的接收节点的FDF位是超前的。这些节点FDF位采样点之后就等待硬同步沿了,如果一个毛刺引起错误的同步,那么整个BRS位置就错位了,当然后面的高速位就相位也错了。当仲裁失败节点FDF位是超前tprop+loopback=200ns(40m)+255ns=455ns时,即使对于2Mbps都可能错0.9位。加上各厂设计采样点不同造成的200ns,就一定差1位了。这里的关键是毛刺所处的范围很宽(几乎有1bit宽)。一般毛刺处在采样点才出位错。所以这种错要比位错的概率大很多倍。
Copyright © 2003-2013 www.wpsshop.cn 版权所有,并保留所有权利。