数字逻辑电路基础-有限状态机

作者：我家自动化 | 2024-04-27 14:34:35

踩

数字逻辑电路基础-有限状态机

本文主要介绍使用verilog编写有限状态机FSM(finite state machine)，它主要由三部分组成，下一状态逻辑电路，当前状态时序逻辑电路和输出逻辑电路。

有限状态机框图如下图所示：

有限状态机基本结构

根据电路输出是否与输入有关，有限状态机分为两种，一种是Mealy状态机，它的输出不仅与当前状态相关，还与电路输入相关；另一种是Moore状态机，它的输出只与当前状态相关。

状态转移图如下所示。一共有5个状态，我们需要用verilog实现上述状态机。
第一步要做的是创建一个状态编码用于记录

声明：本文内容由网友自发贡献，不代表【wpsshop博客】立场，版权归原作者所有，本站不承担相应法律责任。如您发现有侵权的内容，请联系我们。转载请注明出处：https://www.wpsshop.cn/w/我家自动化/article/detail/497162