当前位置:   article > 正文

D触发器实现JK触发器

d触发器实现jk触发器

实现电路

代码

module top_module (
    input clk,
    input j,
    input k,
    output reg Q); 

    always @(posedge clk)begin
        Q <= (j&(~Q))|(~k&Q);
    end
endmodule
  • 1
  • 2
  • 3
  • 4
  • 5
  • 6
  • 7
  • 8
  • 9
  • 10

综合电路

声明:本文内容由网友自发贡献,不代表【wpsshop博客】立场,版权归原作者所有,本站不承担相应法律责任。如您发现有侵权的内容,请联系我们。转载请注明出处:https://www.wpsshop.cn/w/盐析白兔/article/detail/494119
推荐阅读
相关标签
  

闽ICP备14008679号