搜索
查看
编辑修改
首页
UNITY
NODEJS
PYTHON
AI
GIT
PHP
GO
CEF3
JAVA
HTML
CSS
搜索
盐析白兔
这个屌丝很懒,什么也没留下!
关注作者
热门标签
jquery
HTML
CSS
PHP
ASP
PYTHON
GO
AI
C
C++
C#
PHOTOSHOP
UNITY
iOS
android
vue
xml
爬虫
SEO
LINUX
WINDOWS
JAVA
MFC
CEF3
CAD
NODEJS
GIT
Pyppeteer
article
热门文章
1
护网日记,护网工作内容、护网事件、告警流量分析_护网期间遇到过哪些难忘的事情
2
约瑟夫环问题(单向循环链表实现)_约瑟夫环循环单链表
3
Java基于微信小程序的校园通知系统,附前后端代码,教程_java 微信小程序通知
4
zookeeper 集群搭建_build 11.0.18+9-lts-195
5
思科vpn配置笔记
6
基于FPGA的数字时钟系统设计_基于fpga的数字时钟设计
7
【数据结构】双向链表(C语言)
8
github多人开发的流程_github协作开发
9
数据结构与算法【红黑树】的Java实现+图解_java实现红黑树
10
浅谈安卓逆向协议(-)_安卓逆向聊天协议
当前位置:
article
> 正文
基于 DSP+FPGA 的高清图像跟踪系统研制_fpga+dsp图像跟踪
作者:盐析白兔 | 2024-06-20 08:26:44
赞
踩
fpga+dsp图像跟踪
目标识别与跟踪技术是目前图像处理研究的重点方向,在军事和民用领域中 具有广泛的应用价值,如精确制导武器、导弹飞机预警等军事领域,如交通管理、 刑事侦查等民用领域。其中,如何在复杂的背景中,提取、识别与跟踪特定目标 更是急需解决的问题。本文介绍了国内外图像跟踪系统的研究现状与发展趋势、 图像跟踪系统的基本组成与工作原理、详细功能和性能要求,设计了基于 DSP+FPGA的图像跟踪系统并进行了实验验证,主要工作包括:
1)本文设计的图像跟踪系统主要由图像跟踪电路、通讯控制电路和视频接口 电路组成,以高速DSP+FPGA为处理核心,建立高性能视频跟踪和通信处理平台, 完成视频图像数据的采集、处理、字符叠加和输出功能,实现对感兴趣目标的实 时跟踪,以及与其它组件的通讯控制等功能。文中给出了硬件电路的原理图与详 细设计方法。
2)图像跟踪系统的软件设计采用双DSP工作模式,DSP-1主要承担图像跟踪 算法、可疑目标检测以及跟踪目标位置信息输出任务,实时性要求较高;DSP-2主 要承担通讯控制以及辅助字符控制等实时性要求不高的任务。
3)实现了海面可疑弱小目标报警功能,采用Top-Hat检测算法和历史运动轨迹 信息,提高检测率,降低虚警率;实现地面目标跟踪功能,采用频域跟踪算法, 能够有效的解决遮挡、背景干扰等问题。 在实际飞行中多次进行可疑目标检测、地面目标跟踪实验。
实验结果表明, 本文设计的图像跟踪系统工作稳定,目标跟踪能力和抗干扰能力强,满足系统功
能和性能要求。
2.1
引言
图像跟踪系统是一个专用的图像信息处理平台,根据任务要求,我们在进行
系统设计时,基于以下原则:
a) 在保证系统性能指标的条件下,力求高集成度、低功耗、小型化;
b) 系统硬件、软件结构面向算法,实现高性能价格比;
c) 合理分配软硬件资源,采用优化的体系结构,实时实现跟踪和系统通讯
任务;
d) 所设计系统应具备可编程、可扩充、易调试和易维护性;
e) 应有良好的开发界面和调试环境,可在模拟环境中完成跟踪系统的所有
工作。
2.2
原理与构成
图像跟踪系统主要由图像跟踪电路、通讯控制电路和视频接口电路组成,本 系统设计以高速 DSP+FPGA 为处理核心建立高性能视频跟踪和通信处理平台,完 成视频数据的采集、处理、字符叠加和输出,实现对感兴趣目标的实时跟踪,以 及与其它组件的通讯控制等功能。 图像跟踪系统接收来自可见光摄像机、红外热像仪等成像传感器的视频信号, 经相应视频解码芯片电路分离出视频中的同步信号和图像信息,如图 2-1 所示,经 过 FPGA 中的视频数据采集模块处理后,图像信息存放在外部空间存储器中。同 时 DSP 芯片根据上位机指令,在搜索状态下,采用 EDMA 读取方式从 SRAM 中 读取图像信息用于跟踪运算。图像跟踪功能在 DSP 运算下,自动完成图像识别跟 踪运算,并进行智能化决策处理,最终实现目标定位,反馈目标偏离视场中心的 误差信号到 FPGA 和 DSP 之间的通讯 RAM 中,经过 FPGA 的通讯控制模块输送 到伺服控制器,从而驱动稳定平台跟踪目标。最后,数字视频和字符叠加信息一 起送给视频生成芯片生成视频输出给终端显示。
系统在设计通讯功能时,在 FPGA 中开发一软核 CPU,生成通讯控制模块, 完成平台系统中所有通讯功能。该模块主要完成与外部上位机的通讯任务,接收 上位机送来的控制命令和参数,同时将跟踪系统的工作状态和参数传送给伺服控 制系统。同时可完成与可见光传感器、红外传感器、激光测距仪、记录仪等组件 的通讯控制和信息交换功能。
由于本系统属于“人在回路中”系统,人机交互非常频繁,为了减轻目标跟踪 DSP 的负担,系统中设置一个微处理器(MPU),它完成与上位机的通讯控制任务, 接收上位机送来的控制命令和参数,并将跟踪系统的工作状态和参数通过总线接 口电路传送给系统控制器。同时将稳定平台中的红外热像仪和可见光摄像机的焦 距、目标距离等数据也经由微处理器发到总线接口电路。 图像跟踪系统是采集来自可见光或红外图像传感器的视频信号,采用图像处 理算法计算目标相对图像中的位置,将位置信息传递给伺服控制组件,实现光电 侦察设备的跟踪功能。图像成像传感器图像输出一般采用模拟或数字信号接口,
模拟图像传感器和数字图像传感器的工作原理基本相同,图像传感器通过光电转
换和 A/D 转换作用,将传感器获取的图像数据转换为电平信号,通过模拟或数字 接口输出。
目标在可见光或红外图像传感器探测器靶面上的位置,相对于视频图像中心 的偏差就是图像跟踪系统给出的误差信号,传递给伺服控制系统,来实现光电侦 察设备的目标跟踪功能。如图 2-2 所示,(Δx,Δy)就是目标偏离中心的误差,图像 跟踪系统实时获取每一帧中目标误差信息,传递给伺服系统,伺服系统控制光电 侦察设备按照误差信息向一定方向运动,对目标进行自动跟踪。
2.3 主要功能及技术要求
机载光电侦察设备主要用于在白天和夜晚对陆地及海(水)上目标进行搜索、
识别、下视救援监视,以及军事目标侦察、辅助武器系统瞄准等,并具备一定的
辅助导航功能。针对实际工作任务需求,系统总体对图像跟踪系统提出了如下功
能和技术要求:
a) 具备两路视频目标跟踪功能,可跟踪典型目标:
陆地车辆、行人及地面静止目标等;
b) 字符叠加功能:
能够在输出图像上叠加跟踪框及十字;
a) 通信控制功能
能通过RS422接口实现与可见光、红外、伺服控制等组件的通信控制、
参数传递,通过CAN 2.0接口实现与上位机的通信控制;
b) 自检功能
图像跟踪器具备自检功能,能够按照系统要求完成跟踪器自检,将自检状
态返回给上位机;
c) 可见光视频输入:分辨率1920×1080,30fps,HD-SDI接口;
d) 红外视频输入:分辨率640×512,50fps,LVDS接口;
e) 可见光照片输入:分辨率5000×4000,1fps,Camera Link接口;
f) 视频输出:
2路SDI接口(分辨率1920×1080 30fps,分辨率720×576 50fps);
g) 照片输出:1路RapidIO光纤接口,3.125 Gbps;
h) 通讯接口:1路CAN 2.0,4路RS422;
i) 跟踪精度:≤1像素;
j) 最大跟踪速度:200像素/帧;
k) 跟踪处理延迟时间:1图像帧;
l) 供电及功耗:5V DC,≤18W。
声明:
本文内容由网友自发贡献,不代表【wpsshop博客】立场,版权归原作者所有,本站不承担相应法律责任。如您发现有侵权的内容,请联系我们。转载请注明出处:
https://www.wpsshop.cn/w/盐析白兔/article/detail/739202
推荐阅读
article
数字
IC
/
FPGA
秋招
知识点
不全面整理_
数字
ic
fpga
秋招
...
数字
IC
/
FPGA
秋招
知识点
不全面整理_
数字
ic
fpga
秋招
数字
ic
fpga
秋招
...
赞
踩
article
【数字IC/
FPGA
】
门控
时钟_
clock
gate
的
电路是什么样
的
...
门控
时钟介绍功耗是芯片设计中非常重要
的
一个指标,研究表明,在芯片功耗
的
组成中,有高达40%甚至更多是由时钟树消耗掉
的
。这...
赞
踩
article
FPGA
-
verilog
-写
数字
钟_
verilog
数字
时钟
6
个
数码管
...
1. 硬件平台 Cyclone IV 和
6
个
数码管
2. top levelmodule num_show( input ...
赞
踩
article
Quartus
数字
电子钟
的设计
Verilog
代码仿真_
数字
电子钟
软件:
quartus
语言:veri...
代码功能:
数字
电子钟
的设计任务与要求:(1) 设计一个具有“时”、“分”、“秒”显示的
电子钟
;(2) 具有校时功能;(3...
赞
踩
article
【
FPGA
】
FPGA
时序
约束
简介
和
应用
技巧_
时序
约束
应用
...
FPGA
(Field-Programmable Gate Array)是一种可编程逻辑门阵列,可以通过编程实现不同的逻辑...
赞
踩
article
第
18
篇
Intel
FPGA
Monitor
Program
的
使用
<一>...
Intel
FPGA
Monitor
Program
开发工具支持Terasic的
FPGA
开发板
使用
第
18
篇
Intel
...
赞
踩
article
信号发生器:Intel
FPGA
DDS(
NCO
)+双路
DAC
(
AD9767
)
输出
正余弦信号_ad9...
ACM9767模块使用的是ADI公司的
AD9767
芯片,14位CMOS 双通道
DAC
,125Msps转换率。
输出
形式为差...
赞
踩
article
FPGA
20个例程篇:20.
USB2.0
/
RS232
/LAN控制并行
DAC
输出
任意
频率
正弦波
、梯形...
正弦波
设置中包括了
频率
、偏移的设置和指令码0x03、0x04相关联,数据码发送对应的
频率
控制字或者相位控制字的数值,数值...
赞
踩
article
FPGA
信号
发生器
含
上位
机源码
信号
发生器
带AM,FM,
PSK
,ASK调制_带
上位
机的码型
发生器
...
FPGA
信号
发生器
含
上位
机源码
信号
发生器
带AM,FM,
PSK
,ASK调制 本
信号
发生器
基于电子设计大赛所做,能产生多...
赞
踩
article
【
FPGA
】
FFT
测量信号
频率
(
Quartus
IP核)_
fft
函数检测
频率
...
Quartus
fft
ip核使用,仿真+上板(保姆级教程)_
fft
函数检测
频率
fft
函数检测
频率
...
赞
踩
article
FPGA
20
个例程篇:
20
.USB2.0/
RS232
/LAN
控制
并行
DAC
输出任意
频率
正弦
波
、
梯形...
如图7所示是数字变频的累加器步长和
频率
关系示意图,在简单地介绍完累加器步长和地址间映射后,就涉及到第三个知识点即
频率
分辨...
赞
踩
article
【
FPGA
+
DMTD
】基于
FPGA
的
双混频时差(
DMTD
)测量仪
verilog
实现_
fpga
dmt
...
双混频时差(
DMTD
)原理,整个系统包括如下:1. 输入:两个有相位噪声
的
10MHz正弦信号。2. 输出:互方差(Cro...
赞
踩
article
基于
matlab
FPGA
verilog
的
DUC
/DDC设计_
fpga
实现
duc
...
1、一个完整的
DUC
功能框图如下:一个实时信号是由两个分量组成:I(n(同相分量))和Q(n)(正交分量)。这两个分量频...
赞
踩
article
双通道中频
信号
数字
下变频
及
相位
差估计(FPGA)_
下变频
相位
不对齐...
双通道中频
信号
数字
下变频
及
相位
差估计实验一、上框图(通俗易懂)二、实验要求1、 用点频
信号
模拟中频
信号
:中频
信号
由DDS...
赞
踩
article
FPGA
(三)---
计
数
器
_
500
毫秒的
16
进制
数
...
一、
计
数
器
设置目的:LED灯,每
500
ms,状态翻转一次系统时钟为50M,对应周期20ns
500
ms = 20ns * ...
赞
踩
article
[
FPGA
学习记录]
计数器
_
fpga
1s
计数器
...
在前面的组合逻辑的设计当中,虽然我们也进行了波形图的绘制,但是大家可以感觉到,在前面组合逻辑的设计当中,波形图的绘制它的...
赞
踩
article
FPGA
-
计时器
的
实现_
fpga
计时器
代码...
重置完成后,此时波形图为空,之后在下图命令框中输入run 10ms 让其程序跑10ms,之后查看inst_time_en...
赞
踩
article
SoC
FPGA
加
accsytem
加
神经网络
算子实现: 车牌识别BMP版本_
accsystem
fp...
车牌识别BMP版本一、开发工具二、利用HLS编译先关算子1.conv.c2.biasrelu.c3.pooling.c4...
赞
踩
article
FPGA
|
按
键
、
拨码
开关
控制
流水
灯实验(附完整代码)_
fpga
基础任务:
按
键
(
或者
拨码
开关
)
按
下...
FPGA
花式点灯实战_
fpga
基础任务:
按
键
(
或者
拨码
开关
)
按
下(
或者
拨上)由相应的发 光
二极管
显示 1,不
按
fpga
基...
赞
踩
article
FPGA
- 7
系列
FPGA
内部结构
之
SelectIO
-02- 源语简介_
ibufg
原语
...
攻其事必先利其器,本文主要翻译节选自UG471,主要对7
系列
的xilinx
FPGA
IO资源的buffer源语进行简要...
赞
踩
相关标签
fpga开发
数字IC设计
面经
秋招
FPGA/IC面试
FPGA
verilog
数字钟
FPGA时序约束
DMTD
双混频时差
Verilog
matlab
开发语言
双通道中频数字下变频
相位差估计
消除象限模糊
学习
笔记