ModelSim之Testbench编写_modelsim生成testbench

打开模板有，基本工作,包括端口部分的代码和接口变量的声明，我们要做的就是在这个做好的模具里添加我们需要的测试代码。

一个最基本的Testbench包含三个部分，信号定义、模块接口和功能代码。

`timescale 10n 1 ps                               //表示仿真的单位时间为1ns，精度为1ps。

module top_module_vlg_tst();
// constants                                           
// general purpose registers
reg eachvec;
// test vector input registers
reg CLK;
reg RSTn;
// wires                                               
wire [3:0]  LED_Out;


// assign statements (if any)                          
top_module i1 (
// port map - connection between master ports and signals/registers   
.CLK(CLK),
.LED_Out(LED_Out),
.RSTn(RSTn)
); 
initial                                                
begin                                                  
// code that executes only once                        
// insert code here --> begin                          
RSTn = 0;
#10 RSTn = 1;  


// --> end                                             
//$display("Running testbench");                       
end  
   
initial                                               //模块功能 
begin 
CLK=0;
 while(1)
#10 CLK = ~CLK;
end