FPGA入门Verilog语言基础_fpga verilog语言 高斯信号

verilog是硬件描述语言，是学习FPGA的语言，目的是在硬件实现功能，不是在代码中实现，这个语言只是为了描述，让其变成实际电路，进行仿真。
一、信号类型

信号位宽：用0和1来表示
wire[4:0]表示5根线，位宽为5
1
2

二、程序语句
数字表示方式：<位宽>’<基数><数值>
例如：4’b10
1、assign语句

assign <net_expression> = [drive_strength] [delay] <expression of different signals or constant value>
1

// This module takes four inputs and performs a boolean
// operation and assigns output to o. The combinational
// logic is realized using assign statement.
 
module combo (  input   a, b
1
2
3
4