赞
踩
在FPGA中使用有符号数,进行有符号数的相关运算。
Verilog代码:
reg signed[3:0] sign_x;
initial begin
sign_x = 4'b1111;
end
always @(posedge clk)
sign_x <= sign_x + 1'b1;
后面继续写,深夜了
——————————————————————————————————————————————————————————————————————————
Copyright © 2003-2013 www.wpsshop.cn 版权所有,并保留所有权利。