赞
踩
在HLS中使用float、double等浮点数据类型,会消耗大量的FPGA资源。本次Lab学学HLS中的很多数据类型。
任意精度的整数。
除了一些常用的乘加运算,还有如下的。
1、Concatenation运算:拼接运算,可以把两个ap_int<>变量拼起来,后面一列说了用法。
2、Range运算:取出某些bit位。用于长位宽数据中,某些bit可能有特殊含义时使用。
3、主要用到的,也就红色和绿色框中的一些计算。绿色框的是按位与…等。
为了替换float和double而用。
描述:ap_fixed<W,I,Q,O> 变量名
解释1:W为定点数数据的总位宽,I为定点数数据的整数部分。I的值越高,数据能表示的范围越大,但对应的精度会变小。比如:
ap_fixed<12,11> var2; —— 有11位整数部分的数据,小数部分的精度只有0.5。
解释2:Q为round mode取舍设置的值,O为saturation mode溢出设置的值,通常选用SC_RND和SC_SAT。SC_RND为四舍五入的方式。SC_SAT为溢出时选范围内最大的那个数。
更详细的内容,可以查看UG902。后续有机会再继续补充这部分详细的例子。
1、datatype.h文件。
#ifndef __DATATYPE_H__
#define __DATATYPE_H__
#include <ap_fixed.h>
#include <ap_int.h>
// 位宽的设计需要自己验证,这里dtype_mul为6可能是会溢出的。
typedef ap_int<4> dtype_in;
typedef ap_int<8> dtype_mul;
typedef ap_int<11> dtype_out;
void datatype_test(dtype_in in1[8],dtype_in in2[8],dtype_out *out);
#endif
2、datatype.cpp文件。
#include "datatype.h" // 把in1和in2的8个元素两两相乘,结果放到tp,并求和 void datatype_test(dtype_in in1[8],dtype_in in2[8],dtype_out *out) { dtype_mul tp[8]; for(int i=0;i<8;i++) { tp[i]=in1[i]*in2[i]; } dtype_out sum=0; for(int i=0;i<8;i++) { sum+=tp[i]; } *out=sum; }
3、main.cpp文件。
#include "datatype.h"
int main()
{
dtype_in in1[8];dtype_in in2[8];dtype_out out;
for(int i=0;i<8;i++)
{
in1[i]=i;
in2[i]=-i;
}
datatype_test(in1,in2,&out);
}
4、设计预期。
使用组合逻辑的方式,来完成模块功能。HLS使用这东西做组合逻辑,很方便,性能也不错。
1、没有优化时的结果,非组合逻辑的目标。花费了34个时钟周期。
2、添加下面命令RESHAPE后。
#pragma HLS ARRAY_RESHAPE variable=in2 complete dim=1
#pragma HLS ARRAY_RESHAPE variable=in1 complete dim=1
综合后的接口已经变成32bit,但out接口为ap_vld类型,需要将其变为ap_none,用于组合逻辑的接口。
但此时循环并没有展开,还不是并行的,需要使用UNROLL和PIPELINE来实现。
3、UNROLL和PIPELINE操作。
#pragma HLS UNROLL
#pragma HLS LATENCY min=0 max=0
时钟复位都没有了,已经变成组合逻辑了,但接口部分还没有设置完,组合逻辑也不需要start、done还有ap_vld的接口。
4、接口修改。
#pragma HLS INTERFACE ap_none port=in2
#pragma HLS INTERFACE ap_none port=out
#pragma HLS INTERFACE ap_none port=in1
#pragma HLS INTERFACE ap_ctrl_none port=return
5、数据类型运算测试。
数学函数库的支持。
一些关键时间点的记录:
2021年04月13日:数据类型学习,定点数的初步学习。
后续可能做的工作:UG902手册中相关部分和例子的学习。
Copyright © 2003-2013 www.wpsshop.cn 版权所有,并保留所有权利。