数字电路基本元件_nand,nor,xor

或门（OR）

与门（AND）

非门

或非门（NAND）

与非门（NOR）

异或门（XOR）

当两端输入不同时输出为1，相同时输出为0。事实上，一个异或门可以由一个与门、一个或门和一个与非门构成：

同或门（XNOR）

当两个输入相同时输出1，不同时输出0。因此同或门可以由异或门再加上一个非门来构成。

半加器

半加器将两个二进制数相加，得出一个加法位和一个进位位。一个半加器可以由一个与门和一个异或门组成：

全加器

全加器在半加器的基础上添加了进位位作为输入。一个全加器可以用两个半加器和一个或门构成：

加法器

多个全加器连接可以构成多位的二进制加法器，例如下面是一个8位的二进制加法器：

可以简单表示成：

或

其中包含两个8位的输入A7…A0, B7…B0，一个8位的输出S7…S0，一个进位输入CI，一个进位输出CO。两个8位的加法器级联起来就可以很容易地扩展出一个16位加法器。

事实上，减法运算也可以补码机制转换成加法运算，参考之前的笔记二进制补码详解。

振荡器

随着时间的推移，振荡器的输出在0和1之间按照固有的规律交替变化，因此振荡器也被称为时钟。

触发器

R-S（Reset-Set，复位/置位）触发器

R-S触发器是最简单的触发器。当置位S为1，复位R为0时，Q为1；当S为0，复位为1时，Q为0；当S和Q为0时，Q保持不变；S和Q不能同时为1（不是说这样会爆炸，只是说当S和R同时为1，Q和Q非均为0，这样与这个单元本身的设计初衷相悖）。
R-S触发器最突出的特点就是它可以记住输入端的状态。

R-S触发器简化表示为：

电平触发的D型触发器

这个电路被称为电平触发的D型触发器，D（Data）表示数据端输入。所谓电平触发是指当保持为输入为1时，触发器才能保存数据端的输入值。相当于和R-S触发器相比，D型触发器能够精确地在特定的时间记住数据端的输入。

在实际应用中，保持位通常被标记为时钟（clock），即在0和1之间有规律地来回变化。因此通常把数据端简写为D，时钟端简写为Clk，真值表：

这样的D型触发器通常又被称为D型锁存器，它表示电路锁存一位数据并保持它，以便将来使用。这样的一个电路也可以成为1位存储器。8个存储器的始终输入端连在一起可以构成一个8位锁存器：

带清零的触发器

当清零信号为1时，无论其他信号是什么，都可以强制使得触发器的输出状态为0。

边沿触发的D型触发器

当时钟信号为0时，第一级触发器保存数据端取反，第二级触发器保持不变；当时钟信号为1时，第二级触发器的状态为第一级触发器的输入取反（信号为0时的数据端）。

也就是说，边沿触发的D型触发器只有在时钟信号从0变化到1的瞬间Q和Q非输出才发生变化。

边沿触发的D型触发器符号：

其中小三角符号表示触发器是边沿触发的。

带预置和清零的边沿型D触发器

当预置信号为1时，Q强制为1；当清零信号为1时，Q强制为0。

带预置和清零的边沿型D触发器可以简单表示为：

注：本文中的内容仅供原理学习，不代表目前现实中采用的实现方式。参考资料《编码 隐匿在计算机软硬件背后的语言》