赞
踩
make和makefile是一对用于自动化构建的工具。下面是关于make和makefile的详解:
makefile的基本结构:
makefile的规则:
规则的基本语法如下:
- target: prerequisites
- commands
makefile的变量:
VAR = value
。$(VAR)
来引用变量的值,例如 $(CC)
表示变量CC的值。makefile的内置变量:
$@
表示目标的名称,$<
表示第一个依赖的名称,$^
表示所有依赖的名称等。makefile的命令:
使用make:
make
命令来执行构建过程。这些是关于make和makefile的基本概念和用法的详解。使用make和makefile可以实现自动化的构建过程,提高开发效率和可维护性。
Copyright © 2003-2013 www.wpsshop.cn 版权所有,并保留所有权利。